verilog驱动ADC0809包括仿真测试

已于 2022-04-07 18:37:09 修改
阅读量1.6k 收藏 2
点赞数 1
分类专栏： D1：verilog设计 文章标签： verilog FPGA
于 2020-12-30 10:02:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ_778132974/article/details/111942583
版权

工程创建于vivado2018.2下

下面是功能概述：
/************************************************************/
/******   本工程用于驱动ADC0809模/数转换芯片，可得到8位有   *****/
/******   效数据，无数据处理、无滤波。                                *****/
/************************************************************/
/******       ADC0809分辨率： 参考电压值/255                    *****/
/******    电压值计算 ：8位数据（DATA_R）* 分辨率               *****/
/************************************************************/
/************************************************************/
/******              系统输入时钟：50MHZ                              *****/
/******     状态转换时钟和AD采集时钟可根据系统时钟修改参数      *****/
/******       状态转换时钟分频参数 ：CLK_CHANGE_MAX         *****/
/******        AD转换时钟分频参数 ：CLK_ADCLT_MAX            *****/
/************************************************************/
/***************************

了解本专栏 订阅专栏 解锁全文 超级会员免费看
芯作者
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
012、数模转换 ADC0809 的应用--数字电压表.7z
06-19
012、数模转换 ADC0809 的应用--数字电压表.7z
Quartus ii 与 Verilog入门教程（1）——Verilog实现8位计数器
DengFengLai123的博客
04-05 3万+
1.计数器原理 在时钟作用下，输出信号从0开始，每个时钟的上升沿输出加1。当复位信号有效时，输出清零。计时实现只需累加即可。 计数器虽然简单，但是在多种场合都有应用，比如产生ROM地址、分频、状态机等。 比如：Matlab与FPGA数字信号处理系列——DDS信号发生器——Quartus ii 利用 ROM 存储波形实现DDS（1） 2.代码编写 （1）新建工程 第一页配置工程存放路径、工程名、顶层...
Moore状态机ADC0809状态机与Verilog代码
weixin_64901025的博客
03-22 1013
ADC0809采样状态机工作过程 st0——ALE：模拟信号 输入端口地址 锁存信号； st1——STRAT：给其一个正脉冲，当上升沿(START=1)时，所有内部寄存器清零，下降沿(START=0)时，开始A/D转换，转换期间START保持低电平； st2——EOC：转换状态信号。转换期间EOC输入低电平(=0)，转换结束EOC引脚输出一个高电平(=1)； st3——OE(output enable)：输出允许信号，A/D转换结束后，此端输入一个高电平(OE=1)，才能打开输出三态门，输出数字量； st4
数电实验 数字电子钟设计 基于quartus 实现计时校时闹钟秒表稍复杂音频 分享电路图设计以及工程文件
热门推荐
listboy的博客
01-02 4万+
数字电子钟设计 本文主要完成数字电子钟的以下功能 1、计时功能（24小时） 2、秒表功能（一个按键实现开始暂停，另一个按键实现清零功能） 3、闹钟功能（设置闹钟以及到时响10秒） 4、校时功能 5、其他功能（清零、加速、星期、八位数码管显示等） 前排提示：前面几篇文章介绍过的内容就不详细介绍了，可以看我专栏的前几篇文章。 PS.工程文件放在最后面 总体设计 本次设计主要是在前一篇文章 数字电子钟基本功能的实现 的基础上改编而成的，主要结构不变，分频器将50MHz分为较低的频率备用；dig_select
【连载】 FPGA Verilog HDL 系列实例--------AD转换（ADC0809）
weixin_30871293的博客
07-22 8263
【连载】 FPGA Verilog HDL 系列实例 Verilog HDL 之 AD转换 　　AD转换就是模数转换，顾名思义，就是把模拟信号转换成数字信号。我们所用的模数转换芯片是ADC0809。 　　ADC0809 8通道8位a/d转换器,ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口。ADC...
[Verilog]ADC0809驱动程序
ph7lsz的博客
12-03 5079
[Verilog]ADC0809驱动程序 ADC0809芯片双通道轮询采样 Xilinx basys2 100E 测试通过 FPGA 相较于原程序，修改了一部分时序，添加了多通道采集，以及输出。`timescale 1ns / 1ps module ADC0809 ( rst ,clk ,D ,EOC ,ale ,OE ,start ,clk_out ,an ,ane ,reg1, reg2, ad
实验八、ADC0809模数转换器的使用
weixin_48592055的博客
04-05 6459
数字电路基础实验报告：实验八、ADC0809模数转换器的使用
利用FPGA制作数字电压表
A_program_ape的博客
03-16 4091
利用FPGA制作数字电压表
ADC128S022的verilog设计与仿真实现
QQ_778132974的博客
12-22 1723
模数转换器即 A/D 转换器，或简称 ADC（Analog to Digital Conver），通常是将一个将模拟信号转化为数字信号的电子元件。通常模数转换器是把经过与标准量比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。 ADC模块顶层模块设计： module adc128s022( Clk, Rst_n, Channel, Data, En_Conv, Conv_Done, ADC_State, DIV_PARAM, ADC_SCLK, ADC_
《微机原理与接口技术》第10章——DA转换和AD转换
T的博客
11-25 2779
虽然写这个博客主要目的是为了给我自己做一个思路记忆录，但是如果你恰好点了进来，那么先对你说一声欢迎。我并不是什么大触，只是一个菜菜的学生，如果您发现了什么错误或者您对于某些地方有更好的意见，非常欢迎您的斧正！ 目录 第1节——A/D和D/A的概念 第2节——模数转换和ADC0809 模/数转换（A/D）和其主要参数 ADC0809芯片 功能：从IN7输入一个模拟量，转换的数字量读入AL...
ADC0809驱动程序
05-23
模数转换器ADC0809的驱动程序，与51单片机进行通信转换
基于FPGA控制ADC0809的verilog程序状态机
04-12
基于FPGA的ADC0809的verilog程序状态机
FPGA adc0805 verilog驱动
07-05
ADC0805芯片的verilog驱动
ad7606驱动及仿真_quartus_verilog_ad7606驱动及仿真_AD7606_
10-02
AD7606驱动程序，可应用于vivado平台及quartus平台
FPGA的verilogADC和DAC设计.rar
08-21
FPGA，verilog语言设计ADC和DAC，课设需要，货真价实！
部分verilog代码及仿真测试
09-05
不错的verilog资料 测试 部分verilog代码及仿真测试
adc.zip_adc verilog_adc verilog code_adc vhdl code_adc0809 veril
09-21
设计ADC控制器，Verilog代码.利用有限状态机设计方法在FPGA上设计ADC0809的接口控制器，采样结果送到数码管显示出来。
verilog7人表决电路设计
QQ_778132974的博客
05-30 1万+
内容及要求 完成7人表决电路设计，LED灯表示通过、否决。 （1）开关表示赞成与否，1~8编号（1赞成）； （2）LED显示表决的结果； （3）数码管显示否决的人数； （5）工作时钟板上为准； （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 七人表决器电路是一简单的输入信号检测与处理，显示表决结果信号的电路。本文详细介绍了依据功能要求进行表决器电路方案设计的过程，并在此基础上将整体电路划分为数码管选择模块，赞成与反对人数统计模块，结果显示模块等主
基于FPGA的ADC数据采集蓝牙传输系统
QQ_778132974的博客
03-08 9272
本工程包含设计文档以及设计代码。利用FPGA处理传感器经ADC采集的数据，并通过蓝牙模块发送到手机端，进行数据的实时监测。 本设计使用气体传感器，也可换成其他传感器，例如温度湿度等。。 为了实现对气体传感器的电阻数据采集、处理以及将数据直接传输至手机端，将气体传感器数据采集及无线数据传输系统划分为气敏数据转换系统，数据处理系统，数据传输系统，如下图所示。气敏数据转换系统主要实现将气体传感器的阻值转换为FPGA能够处理的数字信号，该部分包括气体传感器模块，电阻-电压转换模块，模数转换模块。数据处理系统主要负责
verilog的adc0809数据采样
最新发布
06-07
ADC0809是一种8位模数转换器，可以将模拟信号转换为数字信号。在Verilog中，可以通过以下步骤进行数据采样： 1. 定义输入端口：定义一个模拟信号输入端口...通过以上步骤，可以在Verilog中实现ADC0809的数据采样功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯作者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值