DE1开发板verilog实现简易乒乓球游戏（有上板照片验证）

已于 2023-03-13 18:49:06 修改
阅读量606 收藏 4
点赞数 1
分类专栏： D1：verilog设计 文章标签： 游戏
于 2023-03-13 18:46:49 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ_778132974/article/details/129502187
版权

开发平台：DE1开发板
软件平台：Quartus II 19.1
实现在乒乓球游戏设计，使用PS2键盘的输入和VGA显示器的输出，在显示器上可以看到两个板子控制小球的反弹。
使用PS2接口的键盘控制板子的运动方向；
通过640*480分辨率的VGA接口显示游戏画面。

下面是工程截图：
在这里插入图片描述

顶层代码如下：


module Pong_Game
#( 
parameter 		TOTAL_COL = 800, 		// Visible Area = 640, Front Porch = 16, Sync Pulse = 96, Back Porch = 48, Total = 800 (640 + 16 + 96 + 48)
parameter 		TOTAL_ROW = 525, 		// Visible Area = 480, Front Porch = 10, Sync Pulse 
了解本专栏 订阅专栏 解锁全文 超级会员免费看
芯作者
关注
  • 1
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
订阅专栏
数字逻辑电路与系统 课程设计：基于FPGA的乒乓球游戏
andumott的博客
09-25 8296
设计目的 使用FPGA实验班设计一个数字逻辑系统，巩固数字逻辑电路的相关知识，锻炼熟练使用FPGA设计软件和硬件和独立完成项目设计的能力。 二、设计内容 2.1摘要 设计一个乒乓球游戏，实现游戏功能和计分功能。 通过开发板的按键实现左右球拍的击拍和游戏的复位；通过数码管显示游戏的比分；通过led显示乒乓球的运动轨迹。 2.2游戏规则 第一步：按下复位，led不亮，数码管显示比分00–00。 第二步：按下左球拍或者右球拍，发球，游戏开始，发球方向随机。 第三步：乒乓球在左半场/右半场并且靠近左侧/右侧的时候，
基于FPGA乒乓球游戏机Verilog设计
04-09
基于FPGA乒乓球游戏机Verilog设计
FPGA--verilog 实现乒乓操作（附代码）
weixin_44413306的博客
12-02 3067
乒乓操作的原理简单点说就是： 控制两个存储RAM1和RAM2，当数据开始存储进入RAM1时，将RAM2的数据输出进行处理；当数据开始存储进入RAM2时，将RAM1的数据输出进行处理。 何时存储数据由输入数据流选择模块控制，何时输出，由输出数据流选择模块进行控制。
FPGA控制PS2键盘verilog设计Quartus9.1工程源码+设计说明文件.zip
11-29
FPGA控制PS2键盘verilog设计Quartus9.1工程源码+设计说明文件，可以做为你的学习设计参考。 1. 这个实例通过开发板上面的PS/2接口接收键盘输入的数据，在LCD上面显示出来； 2. 工程在project文件夹里面,打开工程； 3. 源文件在rtl文件夹里面； module top(clk_in, data, lcd_e, lcd_rs, lcd_rw, led, ps2ck, ps2dk); input clk_in; output [7:0] data; output lcd_e; output lcd_rs; output lcd_rw; output [7:0] led; inout ps2ck; inout ps2dk; wire XLXN_4; wire XLXN_5; wire XLXN_6; reg clk; assign rst = 1'b1; always@(posedge clk_in) clk <= ~clk; div_256 XLXI_1 (.mclk(clk), .reset(rst), .clk(XLXN_6)); div16 XLXI_2 (.clk(clk), .rst(rst), .clk_16(XLXN_5)); lcd XLXI_3 (.clk(XLXN_5), .data_in(led[7:0]), .rst(XLXN_4), .data(data[7:0]), .lcd_e(lcd_e), .lcd_rs(lcd_rs), .lcd_rw(lcd_rw)); ps2_keyboard_interface XLXI_4 (.clk(XLXN_6), .reset(rst), .rx_read(), .tx_data(), .tx_write(), .rx_ascii(led[7:0]), .rx_data_ready(), .rx_extended(), .rx_released(XLXN_4), .rx_scan_code(), .rx_shift_key_on(), .tx_error_no_keyboard_ack(), .tx_write_ack_o(), .ps2_clk(ps2ck), .ps2_data(ps2dk)); endmodule
乒乓球游戏控制器verilog带报告
最新发布
diaojiangxue的博客
09-24 308
乒乓球控制器（数码管显示各3位：2位显示当前局分数，1位赢得局数，再有一个数码管显示当前局数） 利用显示灯表示球网和乒乓球 利用显示灯表示球台的边界 在球网和球台边界范围内，用开关回接乒乓球
HW.rar_DE1开发板图片_de1
09-24
DE1开发板案例，开发板带的语音USB代码
2048-DE1:Altera DE1 FPGA 板上 2048 游戏的 VHDL 实现
06-07
2048-DE1 博洛尼亚大学“Digital Systems M”课程中开发的Altera DE1 FPGA Board上2048 Game的VHDL实现
基于verilog实现贪吃蛇游戏的程序
02-25
利用verilog实现贪吃蛇游戏的程序代码，基于Quartus-Ⅱ平台实现VGA显示。
乒乓球游戏电路设计 vhdl,quartus2
04-28
乒乓球游戏电路设计 ,vhdl,quartus2
DE1板子sdram时序和工作原理说明
03-19
DE1板子sdram时序和工作原理说明，详细版
乒乓球游戏机Verilog设计
05-12
乒乓球游戏机Verilog设计，亲测可以使用 乒乓球游戏机Verilog设计，亲测可以使用 乒乓球游
实验一+DE1开发板认识实验.docx
02-22
4. 使用Quartus II下载配置文件到DE1的FPGA中，并通过控制面板对开发板上的各个功能模块进行控制。 四、实验步骤： 1. 预先阅读相关文档，了解DE1开发板的硬件特性。 2. 按照文档指示安装DE1光盘中的软件，包括...
实验一+DE1开发板认识实验.pdf
02-22
这个文件包含了对DE1板上各功能模块的操作指令。 5. 运行DE1的控制面板程序DE1_Control_Panel.exe，利用其界面控制DE1上的各种资源，如LED、按键、LCD显示屏等。 实验步骤中提到的文件是DE1_introduction_box.pdf、...
c语言球球大作战 粤嵌开发板
weixin_46020777的博客
11-28 2508
c语言球球大作战，粤嵌开发板
基于VHDL语言的乒乓游戏机电路的设计_kaic
涉及毕业论文、远程调试、小程序、管理系统、JAVA、C#、IDEA、VS开发工具等
03-26 891
这些发展有效的屏除了传统的软件设计的弊端。现今国外同中国的状况相似，主流的游戏公司，如：微软，任天堂等游戏公司生产设计的游戏机大多是基于单片机实现的，有其优点，但也有其弊端，比如成本高，价格昂贵，设计工艺复杂，并没有基于VHDL语言编辑的乒乓游戏机该有的灵活性和更加实用的特点。现今国外同中国的状况相似，主流的游戏公司，如：微软，任天堂等游戏公司生产设计的游戏机大多是基于单片机实现的，有其优点，但也有其弊端，比如成本高，价格昂贵，设计工艺复杂，并没有基于VHDL语言实现的乒乓游戏所具有灵活性高的特点[5]。
乒乓球游戏电路设计
c99LYF的博客
06-30 2920
1.实验目的： 使用verilog HDL硬件描述语言乒乓球游戏电路设计 2.实验内容： 3.实验原理：按照视书上的内容，书写和运行代码，完成仿真操作 实验代码： （1） module pingp(clk, reset, push1, push0, led, decode1, decode2, decode3, decode4, clk_out); input clk, reset; input push1, push0; output [6:0] led, decode1, decode2
verilog键盘输入示例代码及分析（摩尔型有限状态机）
m0_51194302的博客
09-19 2351
该示例代码使用摩尔型有限状态机的思想，设计的verilog键盘输入程序。本文分析了该代码并补充了相关知识。
基于DE1-SoC开发板和Quartus II 18.0，使用Verilog语言编写一个完整可编译的程序，该程序可以实现如下功能： 1、显示100以内的质数。 2、用2位数码管显示结果；变换频率为2Hz；用2个开关或按键分别实现：暂停/启动、复位。
05-29
好的，这是一个基于DE1-SoC开发板的Verilog程序，可以实现显示100以内的质数和用2位数码管显示结果，变换频率为2Hz，同时可以通过2个开关或按键分别实现暂停/启动和复位功能。 ``` module prime_number( input clk, input rst, input start, input pause, output reg [1:0] seg // 数码管输出 ); reg [7:0] count = 0; // 计数器，用于计算当前显示的数值 reg [7:0] num = 2; // 当前要判断是否为质数的数 reg [7:0] delay_count = 0; // 计数器，用于实现变换频率为2Hz reg [7:0] prime_count = 0; // 计数器，用于计算已经找到的质数的数量 reg [1:0] prime[25] = '{2, 3, 5, 7, 11, 13, 17, 19, 23, 29, 31, 37, 41, 43, 47, 53, 59, 61, 67, 71, 73, 79, 83, 89, 97}; // 100以内的质数 // 判断一个数是否为质数 function integer is_prime (input integer num); integer i; begin if (num == 2) begin is_prime = 1; end else begin is_prime = 1; for (i = 2; i < num; i = i + 1) begin if (num % i == 0) begin is_prime = 0; break; end end end end endfunction always @(posedge clk or posedge rst) begin if (rst == 1) begin count <= 0; num <= 2; delay_count <= 0; prime_count <= 0; seg <= 2'b00; end else if (pause == 0) begin delay_count <= delay_count + 1; if (delay_count == 50000000) begin // 变换频率为2Hz delay_count <= 0; count <= count + 1; if (count == 100) begin count <= 0; end end if (is_prime(num) == 1) begin prime_count <= prime_count + 1; if (prime_count == prime[count]) begin seg <= {1'b0, 1'b0}; // 显示为质数 end else begin seg <= {1'b1, 1'b0}; // 显示为非质数 end end else begin seg <= {1'b1, 1'b0}; // 显示为非质数 end if (num == 100) begin num <= 2; prime_count <= 0; end else begin num <= num + 1; end end end endmodule ``` 在这个程序中，我们定义了一个计数器 `count` 用于计算当前显示的数值，一个变量 `num` 表示当前要判断是否为质数的数，一个计数器 `delay_count` 用于实现变换频率为2Hz，一个计数器 `prime_count` 用于计算已经找到的质数的数量。我们还定义了一个数组 `prime` 存储100以内的所有质数。 在 `always` 块中，我们首先在复位时将所有变量和数码管输出清零。然后在时钟上升沿检测到启动信号时，我们将 `delay_count` 加1，直到 `delay_count` 达到一个阈值时，我们将 `count` 加1，表示要显示下一个数。如果 `count` 等于100，我们将其归零。然后我们判断当前的 `num` 是否为质数，如果是，我们将 `prime_count` 加1，并判断是否等于 `prime[count]`，如果是，我们将数码管显示为质数，否则显示为非质数。如果 `num` 已经到了100，我们将其归零，并将 `prime_count` 归零。最后，如果暂停信号为1，我们不会更新任何变量，直到暂停信号为0。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

芯作者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值