一、数据链路层
数据链路层位于JESD204B 协议中扰码层和物理层之间,实现的功能主要是
代码组同步,初始通道同步,字符插入与替换,8B/10B 编码等。
要实现这些功能会使用5 个控制码即/K/、/R/、/A/、/Q/、/F/,这些控制码的含义如下所示:
/K/:/K28.5/(BC),主要用于代码组同步;
/R/:/K28.0/(1C),为初始通道序列(ILAS)多帧开始标志位;
/A/:/K28.3/(7C),为初始通道序列(ILAS)多帧结束标志位
/Q/:/K28.4/(9C),位于初始通道序列(ILAS)中第2 个多帧第2 个字节,表示
链路配置参数的开始;
/F/:/K28.7/(FC),作为字符插入与替换阶段的帧对齐信号。
图5‑1 JESD204B 接口数据流
二、码组同步阶段(CGS)
链路层首先要实现的功能是码组同步,具体实现过程如下所示:
1. 接收器通过同步接口发出同步请求信号SYNC;
2. 发射器收到低电平SYNC 信号,则发射/K/=/K28.5/符号流;
3. 接收器同步,然后等待至少四个连续/K/符号的正确接收;
4. 接收器停止同步请求,SYNC 信号拉高。
发射器在检测到高电平的SYNC 信号时继续发送/K/符号流,在下一个多帧时钟周期上升沿处开始发射初始通道对齐序列(ILAS)。
图5‑2 码组同步阶段示意图
三、初始通道同步(ILAS)
初始通道同步发生在码组同步阶段之后和用户数据传输之前。初始通道同步
是通过发送初始通道对齐序列(ILAS)实现的,ILAS 被规定为4 个多帧且不能被加扰。
码组同步后,接收器接收到第一个/R/=/K28.0/控制符时即意味着接收到了初始通道同步序列,通过分析多帧中的链路参数来配置自己的链路参数。
图5‑3 初始通道同步序列(ILAS)
四、发送数据
发送完多帧后:开始发送正常的有效数据。
FPGA实现J204B传输数据可采用JSED204 IP核来实现,对于该IP核的配置方法,可以 参考该文章。