【ZYNQ-7000开发之十三】中断：私有定时器中断

最新推荐文章于 2024-06-27 10:14:46 发布

RZJM_PB

最新推荐文章于 2024-06-27 10:14:46 发布

阅读量4.9k

点赞数

分类专栏：嵌入式 FPGA Zynq ARM 文章标签： ZYNQ

本文链接：https://blog.csdn.net/RZJMPB/article/details/50812579

版权

本文详细介绍了在ZYNQ-7000开发中如何设置和利用私有定时器中断，每秒中断一次并在中断服务程序中进行计数，通过串口输出。内容涵盖中断原理、硬件系统工程的搭建、软件工程的建立以及上电测试，展示了私有定时器在实时性任务中的作用。

摘要由CSDN通过智能技术生成

上篇文章实现了了PS接受来自PL的中断，本片文章将在ZYNQ的纯PS里实现私有定时器中断。每个一秒中断一次，在中断函数里计数加1，通过串口打印输出。

*本文所使用的开发板是Miz702(兼容zedboard)
PC 开发环境版本：Vivado 2015.2 Xilinx SDK 2015.2*

中断原理

中断对于保证任务的实时性非常必要，在ZYNQ里集成了中断控制器GIC(Generic Interrupt Controller).GIC可以接受I/O外设中断IOP和PL中断，将这些中断发给CPU。
中断体系结构框图图下：
这里写图片描述

软件中断(SGI)

SGI通过写ICDSGIR寄存器产生SGI.

共享中断SPI

通过PS和PL内各种I/O和存储器控制器产生。

私有中断（PPI）

包含：全局定时器，私有看门狗定时器，私有定时器以及来自PL的FIQ/IRQ。本文主要介绍PPI，其它的请参考官方手册ug585_Zynq_7000_TRM.pdf。
ZYNQ每个CPU链接5个私有外设中断，所有中断的触发类型都是固定不变的。并且来自PL的快速中断信号FIQ和中断信号IRQ反向，然后送到中断控制器因此尽管在ICDICFR1寄存器内反应的他们是低电平触发，但是PS-PL接口中为高电平触发。如图所示：
这里写图片描述

私有定时器

zynq中每个ARM core都有自己的私有定时器，私有定时器的工作频率为CPU的一半，比如Miz702或者zedboard的ARM工作频率为666MHZ,则私有定时器的频率为333MHz.
私有定时器的特性如下：
（1）32为计数器，达到零时产生一个中断
（2）8位预分频计数器，可以更好的控制中断周期
（3）可配置一次性或者自动重加载模式
（4）定时器时间可以通过下式计算：
定时时间 = [(预