[Verilog学习笔记]②程序设计语句和描述方式

最新推荐文章于 2024-03-10 11:41:51 发布
最新推荐文章于 2024-03-10 11:41:51 发布
阅读量1.4k 收藏 3
点赞数 2
分类专栏： Verilog 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/RealCoder/article/details/117337740
版权
本文详细介绍了Verilog编程中的数据流建模和行为级建模，包括连续赋值语句、initial和always过程语句、阻塞与非阻塞赋值语句，以及各种循环和条件分支语句的使用。此外，还涵盖了结构化建模的模块级和门级建模概念。
摘要由CSDN通过智能技术生成

目录

一、数据流建模

1.连续赋值语句

  • 目标类型是线型
  • 连续赋值中，只要赋值语句右边表达式任何一个变量有变化，表达式被立即计算
  • 连续赋值语句不能出现在过程块中
  • 多个连续赋值语句之间是并行语句
assign y=m|n

二、行为级建模

在这里插入图片描述

1.过程语句

1.1 initial过程语句

在这里插入图片描述
一般用于初始化

1.2always语句块

always语句块的出发状态是一直存在的，只要满足always后面的敏感事件列表，就执行过程块。
在这里插入图片描述
在这里插入图片描述

1.3过程语句使

最低0.47元/天 解锁文章
RealWeakCoder
关注
  • 2
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
Verilog学习笔记3--数据流建模和行为级建模
weixin_43291010的博客
04-19 1556
一、数据流建模 二、过程流建模
21.设计描述方式
rosemaryandthyme的博客
02-15 573
1.设计描述方式：概述： verilog 通常可以使用三种不同的方式描述模块实现的逻辑功能： 结构化、数据流、行为描述方式 1）结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用 Verilog 内部预先定义的基本门级元件描述电路的结构。 2）数据流描述方式： 是使用连续赋值语句(assign)对电路的逻辑功能进行描述，该方式特别便于对组合逻辑电路建模。 3）行为级描述方式： 是使用过程块语句结构(always)和比较抽象的高级程序语句
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
she666666的博客
03-10 1846
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
EDA技术实用教程 | 复习六 | 过程语句always
m0_46607832的博客
06-21 2033
过程语句 always引导的过程语句结构是Verilog语言中最常用和最重要的可综合语句结构。 设计模块中的任何顺序语句都必须放在过程语句结构中。过程语句的格式如下： always @ （敏感信号及敏感信号列表或表达式） 包括块语句饿各类顺序语句 在always块中被赋值的只能是register型变量（如reg，integer，real，time）。 每个always块在仿真一开始便开始执行，当执行完块中最后一个语句，继续从always块的开头执行。 时钟过程表述的特点和规律 1、如
verilog 中forever always_HDLBits--(Verilog在线学习)--"94--97: Edge Detector"
weixin_39775029的博客
11-22 356
Verilog HDLBits--Edge Detection 疫情期间，宅家的你不妨一起，做些对得起自己、对得起守候的事情！ 希望疫情早点结束，我们一切都好！这篇文章主要讲述HDLBits的基础练习中，有关Verilog边沿检测类问题。是本人做到目前为止觉得有必要拿出来细细琢磨的一小部分。主要讲述本人在初期踩过的坑，和一时半会儿没有转过来的弯儿，以及对于学习Verilog的细微理解。希望对于一些...
verilog学习笔记
01-05
### Verilog学习笔记知识点概述 #### 一、Verilog模型的抽象级别 Verilog HDL是一种硬件描述语言，被广泛应用于数字系统的设计中。根据不同的设计需求，Verilog支持多种抽象级别的描述，主要包括： 1. **系统级...
Systerm verilog语言学习笔记
03-26
### System Verilog语言学习笔记 #### 一、概述 System Verilog是一种高级硬件描述语言（HDL），它在Verilog的基础上增加了许多强大的功能，旨在更好地支持数字系统的设计、验证和测试。System Verilog的主要特点...
verilog学习笔记2
07-13
### Verilog学习笔记2 #### 一、顺序执行与并发执行 在Verilog HDL编程中，理解程序的执行方式是非常重要的。根据描述，我们得知Verilog中的代码块（如`always`、`assign`以及元件实例化）之间是并发执行的。这...
Desktop_labk_verilog_EECS2021课程笔记_
09-28
Verilog语法允许我们用类似于高级程序设计语言的方式来描述硬件。比如，我们可以写： ```verilog module labk(input wire a, input wire b, output wire eq, output wire greater, output wire less); always @(*) ...
Verilog学习笔记
11-02
### Verilog学习笔记 #### 阻塞与非阻塞赋值 在Verilog HDL中，阻塞赋值和非阻塞赋值得到广泛的应用，它们分别通过使用`=`和`来实现。 **非阻塞式赋值：** ```verilog always @(posedge clk) begin b ; c ; ...
第三章-过程语句和子程序
bleauchat的博客
05-01 1135
目录 3.1过程语句 3.2任务、函数和void函数 3.3任务和函数概述 3.3.1在子程序中去掉begin...end 3.4子程序参数 3.4.1C语言风格的子程序参数 3.4.2参数的方向 3.4.3高级的参数类型 3.4.4参数的缺省值 3.4.5采用名字进行参数传递 3.4.6常见的代码错误 3.5子程序的返回 3.5.1返回语句return ​3.5....
Verilog自学：关于门级，数据流级，行为级建模
丹妮仔的博客
02-20 5487
Verilog自学：关于门级，数据流级，行为级建模 我是桂林理工大三苦逼通信学子????，在前些日子，看到宿舍的电信学霸在用verilog写电路，不由得心生神往。于是便开始了我的verilog自学。这篇文章也算是写写我自学的收获吧，如有不对的地方，还望斧正。 什么是门级建模？ 门级建模可以认为是用HDL规定的语言将一个逻辑电路图表示出来。换而言之，就是用Verilog语言中内置的12个基本门级元件，去表述逻辑电路图中元件与元件之间的连接关系。 什么是数据流级建模？ 到了数据流级建模的阶段，我们去描述电路，更
三、8【Verilog HDL】RTL级建模——行为级建模
ARM_qiao的博客
04-29 2508
掌握结构化过程语句always和initial再行为级建模中的作用及用法 掌握阻塞赋值（=）和非阻塞（<=）过程性赋值语句的作用及用法 学习行为级建模中延迟的时序控制机制，一般延迟、内嵌赋值延迟和零延迟 学习行为级建模中事件的时序控制机制，一般事件控制、命名事件控制和事件OR(或)控制 学习行为级建模中使用电平敏感的时序控制机制 掌握条件语句if-else、分支语句case,casex,casez语句 理解while、for、repet、forever等循环语句 定义顺序块和并行块 理解命名块和命名块的禁用
【FPGA】组合逻辑电路三种建模方式（Verilog HDL 门级建模、Verilog HDL 数据流建模、组合电路行为级建模）
最新发布
Rick0725的博客
03-10 1805
可以理解为对逻辑电路中各个门依次进行描述二建模成组合逻辑电路。
数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）
y_u_yu_yu_的博客
11-14 3027
电路设计过程中，Verilog HDL有三种程序设计方式：数据流建模，行为级建模，结构化建模。本文讲述了数据流建模和行为级建模
数字设计自学-数字系统设计教程5：自写思考题答案
yl135的博客
11-11 2065
自学数字设计，针对《数字系统设计教程》中部分思考题做整理 第5章思考题 1.为什么建议在编写verilog语句时，如果用到if 语句，建议大家把else 情况也考虑在内？ 2.用if else if else 语句和用case endcase 表示不同的条件下多个分支是完全相同的，还是有什么不同？ 3.如果case语句的分支条件没有覆盖所有的组合可能，定义了default和没有定义有什么不同？ 4.仔细阐述case,casex 和casez之间的不同？ 5.forever 语句如果运行了，在它下
Verilog学习笔记（2）:Verilog程序设计语句和描述方式
ixue
09-20 4181
verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog程序设计语句和描述方式；数据流建模；连续赋值语句；行为级建模；过程语句；语句块；过程赋值语句；过程性连续赋值语句；条件分支语句；循环语句；结构化建模；模块级建模；门级建模；开关级建模
VBScript 过程
weixin_30657541的博客
02-17 75
过程分类 在 VBScript 中，过程被分为两类：Sub 过程和 Function 过程。 Sub 过程 Sub 过程是包含在 Sub 和 End Sub 语句之间的一组 VBScript 语句，执行操作但不返回值。Sub 过程可以使用参数（由调用过程传递的常数、变量或表达式）。如果 Sub 过程无任何参数，则 Sub 语句必须包含空括号 ()。 下面的 Sub 过程使用两个固有的（或内...
对于数据流建模和行为级建模的梳理（重点）
weixin_30402343的博客
04-20 822
数据流建模，输入输出的类型一般为wire 行为级建模，输入的类型一般为reg，输出的类型为wire，因为always其中的等号左边的式子的值必须是reg类型的 //数据流建模 module and2(x1, x2, z1); input x1, x2; output z1; wire x1, x2; wire z1; assign...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值