21.设计描述方式

1.设计描述方式：概述： verilog 通常可以使用三种不同的方式描述模块实现的逻辑功能： 结构化、数据流、行为描述方式

1）结构化描述方式：是使用实例化低层次模块的方法，即调用其他已经定义过的低层次模块对整个电路的功能进行描述，或者直接调用 Verilog 内部预先定义的基本门级元件描述电路的结构。

2）数据流描述方式： 是使用连续赋值语句(assign)对电路的逻辑功能进行描述，该方式特别便于对组合逻辑电路建模。

3）行为级描述方式： 是使用过程块语句结构(always)和比较抽象的高级程序语句对电路的逻辑功能进行描述。

2.延迟设计：

1）异步电路一般是通过加 buffer、两级与非门等来实现延时，但这是不适合同步电路实现延时的。

2）同步电路，对于比较大的和特殊要求的延时，一般通过高速时钟产生计数器，通过计数器来控制延时；对于比较小的延时，可以通过触发器打一拍，不过这样只能延迟一个时钟周期。

3.DDR带宽计算：

基本公式： 带宽=内存核心频率×内存总线位数×倍增系数
DDR 倍增系数为 2， DDR2 倍增系数为 4， DDR3 倍增系数为 8。
如果直接标为 DDR3-800，其中内存的核心频率只有 100MHz，有效数据传输频率则为800MHz。

计算时就不管什么核心频率了， 如果内存总线位宽为 64bits
直接 800x64/8， 要注意的是，这里除以 8 是为了将 bit 位转为 Byte 字节，而不是因为倍增系数
引用b站大佬rong晔手册