[Verilog学习笔记]①基础知识

最新推荐文章于 2024-05-10 23:13:08 发布
最新推荐文章于 2024-05-10 23:13:08 发布
阅读量704 收藏 3
点赞数 3
分类专栏： Verilog 文章标签： verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/RealCoder/article/details/117336719
版权

目录

一、Verilog HDL语言要素

1.空白符：

空白符包括空格符(\b)、制表符(\t)、换行符和换页符。在编译和综合时，空白符被忽略。

2.注释符

单行注释： //
多行注释: /*开始 */结束 (Verilog HDL由C语言发展而来)

3.标识符

标识符被用来命名信号名、模块名、参数名，可以是任意一组字母、数字、$符号和_的组合。 需要注意的是，字母区分大小写，且第一个字符必须是字母或者下划线。

4.转义标识符

转移标识符以""开头，以空白结束

5.关键字

所有关键字都是小写的。

5.数值

四种基本逻辑数值状态

状态 含义
0 低电平、逻辑0,或“假”
1 高电平、逻辑1或“真”
x或X 不确定或位置的逻辑状态
z或Z 高阻态

整数及其表示:

数制 基数符号 合法表示符
二进制 b或B 0、1、x、z、？、_
最低0.47元/天 解锁文章
RealWeakCoder
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Verilog HDL归约操作符
12-09
归约操作符在单一操作数的所有位上操作，并产生1位结果。归约操作符有:* & (归约与)如果存在位值为0, 那么结果为0；若如果存在位值为x或z，结果为x；否则结果为1。* ~& (归约与非)与归约操作符&相反。* (归约或)如果存在位值为1，那么结果为1；如果存在位x或z，结果为x；否则结果为0。* ~ (归约或非)与归约操作符相反。* ^ (归约异或)如果存在位值为x或z，那么结果为x；否则如果操作数中有偶数个1, 结果为0；否则结果为1。* ~^ (归约异或非)与归约操作符^正好相反。如下所示。假定,A = 'b0110;B = 'b0100;那么:B 结果为1& B 结果为0~ A 结
verilog学习笔记2
07-13
自己看书时做的笔记，希望对你看书有用，让你轻松地学习到verilog语言
Verilog学习笔记（1）:Verilog基础知识
ixue
09-19 2189
verilog学习笔记；verilog知识总结；verilog考试知识点汇总；Verilog基础知识；Verilog语法要素；空白符；注释符；标识符；关键字；转义标识符；数值；数据类型；物理数据类型；连线型和reg型数据类型的声明；存储器型；抽象数据类型；运算符和表达式；算术操作符；关系操作符；相等关系操作符；逻辑运算符；按位运算符；归约运算符（缩位运算符）；移位操作符；条件运算符；连接和复制运算符；模块的基本概念；模块的基本概念；端口
verilog基础语法之数据类型
最新发布
starmier的博客
05-10 1296
请注意，尽管data_out是reg类型并且可以使用非阻塞赋值，但data_in和clk作为wire类型，它们的值是由测试模块生成的信号所驱动的，而不是在d_flip_flop模块内部的always块中赋值。localparam 也是用于定义常量，但它的作用域是文件级别的，即在定义它的文件内任何地方都可见，而 parameter 的作用域限制在模块内部，这意味着每个模块实例可以有不同的 parameter 值。在仿真环境中，reg类型的变量行为与实际硬件中的寄存器类似，用于模拟寄存器的行为。
verilog 归约操作符
qq_36613247的博客
06-28 5919
一、归约操作符包括： 归约与（&），归约与非（~&），归约或（|），归约或非（~|），归约异或（^），归约同或（~^）。二、归约操作符结果 归约操作符只有一个操作数，它对这个向量操作数逐位进行操作，最终产生一个 1bit 结果。三、和其他不同 逻辑操作符、按位操作符和归约操作符都使用相同的符号表示，因此有时候容易混淆。区分这些操作符的关键是分清操作数的数目，和计算结果的规则。1.逻辑操作符主要有 3 个：&&（逻辑与）, ||（逻辑或），!（逻辑非）。2.按位操作符
Verilog 标识符和转义标识符
qq_38573940的博客
07-17 5408
内容 在 Verilog HDL中，标识符（ Identifier）被用来命名信号名、模块名、参数名等，它可以是任意一组字母、数字、$符号和（下划线）符号的组合。应该注意的是，标识符的字母区分大小写，并且第一个字符必须是字母或者下划线。 以下标识符是合法的： 以下标识符是不合法的： 为了使用标识符集合以外的字符或标号， Verilog HDL规定了转义标识符。采用转义标识符可以在一条标识符中包含任何可打印的字符。转义标识符以“\”（反斜线）符号开头，以空白结尾（空白可以是一个空格、一个制表字符或换行符）
Verilog-语言要素和数据类型
Joyer_cc 的博客
03-29 1269
简介 本文将涉及verilog的设计方法，探索使用verilog hdl描述数字电路，探索verilog的语言特性。 内容总结于诚聘英才 > 在线课堂_西安电子科技大学微电子学院 【电子】Verilog硬件描述语言 西安电子科技大学 蔡觉平等主讲_哔哩哔哩_bilibili 语言要素和数据类型 语言要素 空白符：空格符(\b)，制表符(\t)，换行符，换页符 注释符： 单行注释：单行注释以“//”开始 多行注释：多行注释以“/*”开始，到“*/”结束 ...
深入浅出学Verilog--基础语法
孤独的单刀
09-09 3809
入门级Verilog教程之基础语法篇。
Verilog学习笔记
10-08
以下是对Verilog语言的一些关键知识点的详细解释： 一、Verilog模块的基本概念 模块是Verilog设计的核心，它代表了电路的一个部分，可以是简单的逻辑门，也可以是复杂的系统。模块定义了输入、输出和内部信号，...
Verilog_HDL学习笔记
03-06
Verilog_HDL是一种硬件描述语言，它被广泛用于数字...总的来说，Verilog_HDL的学习涵盖了硬件设计的基础概念、语法规则和高级特性，是数字系统设计的关键技能。理解并掌握这些知识点对于设计和验证复杂电路至关重要。
verilog学习笔记
07-13
它的语法相对简单，对于有C语言基础的人来说，学习Verilog通常比学习VHDL更快。此外，虽然VHDL在系统级抽象方面可能略胜一筹，但在门级描述上，Verilog更为强大。 在Verilog中，逻辑功能的定义可以通过三种方式：`...
EDA/PLD中的Verilog HDL 基本语法--标识符
12-09
4.1 标识符4.1.1 定义标识符( identifier）用于定义模块名、端口名、信号名等。 Verilog HDL 中的标识符( identifier )可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。以下是标识符的几个例子： Count COUNT //与Count 不同。 R56_68 FIVE$ 4.1.2 关键词Verilog HDL 定义了一系列保留字，叫做关键词，附录A 列出了语言中的所有保留字。注意只有小写的关键词才是保留字。例如，标识符always (这是个关键词)与标识符ALWAYS(
Altera FPGA和CPLD 设计学习笔记
04-27
《Altera FPGA和CPLD 设计学习笔记》是一份深入探讨FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）设计技术的珍贵资料，适用于电子工程师、计算机科学家以及对硬件开发感兴趣的...
Verilog学习之路（3）— Verilog HDL的基础知识
qq_38113006的博客
11-27 8422
Verilog学习之路（3）— Verilog HDL的基础知识 一、语言要素 1、空白符 空白符包括空格符(\b)、制表符(\t)、换行符和换页符。空白符使代码看起来结构清晰，阅读起来更方便。在编译和综合时，空白符被忽略。VerilogHDL程序可以不分行，也可以加入空白符采用多行编写。 initial begin a=3'b100; b=3'b010; end 和如下代码是一致的 initial begin a=3'b100; b=3'b010; end 2、注释符 Verilog HDL中运行
verilog中escape identifer 的用法
woodhorse007的专栏
11-07 1225
verilog 中的标志符如果有“[”，“]”等符号，必须使用转义符号“/”。“”后跟随的所有可打印的ASCII码直到一个空白符（空格，tab，回车）作为标志符。/inst1/inst2[3]                 “inst1/inst2[3]”是标志符。注意：一定要用转义符号“/”作为字符串的开头。
Verilog语言要素（三）
XDUryan的博客
03-12 1551
1 Verilog语言要素 1.3 常量（Constant Numbers） 规范原文如下： Constant numbers can be specified as integer constants or real constants. 实际上Verilog有3种类型的常量：  integer(整型)  real(实型)  string(字符串型) – unsigned integer constant 1.3.1 数量（Numbers） 规范原文截图如下： 1.3.2 整形常量（Integ
FPGA Verilog字符串转数字，以及数字转字符串的方法
ZLK1214的专栏
11-13 4555
在单片机C语言中，我们经常用/10,%10这样的方法将数字转换为字符串，反过来字符串转数字就用乘法：*10。 1829除以10，商182余9，得到个位数9。 182再除以10，商18余2，得到十位数2。 18除以10，商1余8，得到千位数1和百位数8。 但是这种方法并不适合于FPGA。因为乘法器和除法器都比较庞大，如果用在for循环里面，最后编译出来的电路会非常复杂，搞不好会把整个fpga的资源全部用完。 实际上，根本就不需要乘除法，我们只用加减法和移位就能搞定。 数字本质上就是二进制码，字符串本质上就是B
Verilog常数赋值、字符串、标识符
keilzc的博客
11-09 5902
1.整数赋值 按照Verilog 2005的标准：0-9、a-f、z、x称作数字位（digit）； 表示数字正负的’+‘和’-‘视作一元操作符（unary operator）； 常说的二进制、八进制、十进制、十六进制称作数字的基（base）； 其在Verilog中的表示’b’、‘o’、‘d’、'h’称作基格式（base format）字符； 表示常数的bit数称作size。Verilog使用到的字...
Verilog 学习笔记之语法篇-----实时更新
CSkethy的博客
09-06 523
1 Verilog 语言要素 1 空白符 空白符包括空格、Tab、换行和换页。在综合时空白符被忽略。 2注释 单行注释：//xxxxxxx//，不允许续行 多行注释：多行注释以 /*xxxxxxxx*/ 3 标识符 标识符
Verilog 基础知识学习作用
05-05
Verilog 是一种硬件描述语言，用于设计数字电路和系统。学习 Verilog 基础知识有以下几个作用： 1. 理解数字电路的工作原理：学习 Verilog 可以帮助你理解数字电路的实现和工作原理。通过编写 Verilog 代码，你可以了解数字电路的基本构建块，如门、寄存器、计数器等。 2. 设计数字系统：Verilog 是设计数字系统的一种重要方式。学习 Verilog 可以帮助你掌握数字系统的设计方法和技巧，从而能够设计出高效、可靠的数字系统。 3. 仿真和验证数字系统：学习 Verilog 可以帮助你使用仿真工具来验证数字系统的功能和性能。通过编写 Verilog 代码并进行仿真，你可以测试数字系统在不同情况下的行为和性能。 4. 在硬件开发中使用 Verilog：Verilog 是硬件开发中广泛使用的语言之一。学习 Verilog 可以帮助你掌握硬件开发的基本知识和技能，从而能够在硬件开发中使用 Verilog 进行设计和开发。 总之，学习 Verilog 基础知识对于从事数字电路设计和硬件开发的人员来说是非常重要的。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值