做硬件的同学都知道,在电路板到来的初期,我们需要各种各样的测试,这个FPGA为什么不能工作啦,DSP为什么链接不上丫之类的,需要我们根据电路图的版图来测试这些芯片的供电情况,以及电路的各个部分的电压等等。
如果你认为,我要成为一个FPGA开发工程师,只是写写逻辑之类的,貌似过于狭隘。
但是在查看版图的时候,我们用到了Cadence软件,在一次都没有接触过的同学,上手就打开brd文件,然后去看,去找某个器件在那个位置啦,简直要了老命。只是Cadence这个软件的安装就是一个问题,之后安装好了更是一脸懵逼,到底用哪一个呢?
如下图,是安装好的Cadence软件:
我你马。。。。。。
就算你找到了用哪一个具体的软件,打开之后,还是一脸懵逼,怎么操作?
哎,经过几番消极的探索之后,还是搞不定,那怎么办呢?还是系统地,快速地,掌握下基础操作吧。
这个系列的博客从这篇博文开始,先建立一个原理图库,然后建立一个原理图工程,熟悉下如何使用Cadence进行原理图设计,慢慢到PCB。。。
关于工具,如下图:
在建立一个原理图工程,或者一个原理图库工程之前,都需要提前建立一个新文件夹,之后把工程建立在这个文件夹下(不太智能了吧)。
下面只讲一些基本的操作,创建一个原理图库。
打开软件:
打开Design Entry CIS,选择orCAD Capture CIS:
点击File,New,Library,进入如下页面:
默认库文件的位置有点尴尬,我们下面需要换成我们自己的地址:
更改之后:
之后,建立第一个part:
点击OK之后,跳出设计窗口:
我们要画某个元器件的库,需要先找到该元器件的数据手册,可以从数据手册中找到该器件有多少个管脚,管脚名字,封装等等。
下面讲最基本操作,假设已经看了数据手册,根据数据手册来设计:
之后,就是放置管脚,可以通过两种方式,一种是一个一个放,另一种是按阵列的方式放,放一堆出来:
设计好之后,可以通过菜单栏中的Options中的Part Properties,修改管脚名字是否可见,当管脚名字无所谓时,可以选择不可见等:
同理,也可以更改Package Properties的一些属性:
暂时就这些,如何创建更大的原件库呢?
例如FPGA,有上千个引脚,在一个part上肯定不能放完,我们就需要分Bank来建立原件库。
下篇博文见。