SerDes（Serializer/Deserializer）详解

一、SerDes的定义与核心作用

SerDes（串行器/解串器） 是一种将 并行数据转换为高速串行数据（发送端）以及 将串行数据恢复为并行数据（接收端）的集成电路技术，用于解决高速数据传输中的时序、噪声和距离问题。其核心作用包括：

• 减少引脚数量：通过串行化降低PCB布线复杂度。

• 提升传输速率：支持GHz级信号传输（如PCIe 5.0的32 GT/s）。

• 适应长距离传输：通过均衡技术补偿信号衰减（如光纤通信）。

---

二、SerDes接口与信号定义

1. 典型接口类型

接口标准	应用场景	信号速率	物理介质
PCIe	CPU与外围设备互联	PCIe 5.0：32 GT/s	差分铜缆/PCB走线
USB 3.2/4	高速外设连接	USB4：40 Gbps（双通道）	Type-C铜缆/光纤
Ethernet（10G/100G）	数据中心网络	100GBASE-KR4：25.78 Gbps	背板铜缆/光纤
SATA/SAS	存储设备互联	SAS-4：22.5 Gbps	屏蔽双绞线/光纤
JESD204B/C	ADC/DAC与FPGA高速接口	JESD204C：32 Gbps	PCB走线/光纤

2. 关键信号定义

• 差分数据对：

  • TX±/RX±：发送与接收差分信号（如PCIe的每Lane一对差分线）。

  • 编码方式：NRZ（不归零码）、PAM4（四电平脉冲幅度调制）。

• 时钟与同步信号：

  • 参考时钟（REFCLK）：提供基准频率（如156.25 MHz）。

  • 嵌入式时钟：某些协议（如USB3.2）将时钟信息嵌入数据流（CDR恢复）。

• 控制信号：

  • Training信号：用于链路初始化（如PCIe的EQ训练）。

  • 边带信号（Sideband）：如USB的SBU线用于Alternate Mode协商。

---

三、SerDes的主要类型

1. 按协议分类

协议类型	典型标准	特点
PCIe SerDes	PCIe 5.0/6.0	支持多Lane聚合（x1/x4/x16），向后兼容
Ethernet SerDes	100GBASE-SR4/400G-ZR	支持PAM4调制，用于数据中心长距互联
USB SerDes	USB4/Thunderbolt 4	兼容USB/DP协议，支持动态带宽分配
JESD204 SerDes	JESD204B/C	专为高速ADC/DAC设计，支持确定性延迟

2. 按调制技术分类

调制类型	描述	应用场景
NRZ	每个符号1 bit（0/1），简单但带宽利用率低	PCIe 4.0（16 GT/s）、SATA 3.0
PAM4	每个符号2 bits（4电平），带宽翻倍，但对噪声敏感	PCIe 6.0（64 GT/s）、DDR5
OFDM	正交频分复用，抗多径干扰能力强	光通信（如400G-ZR）

---

四、硬件设计中需要用到SerDes的场景

1. 数据中心与云计算

• 服务器互联：100G/400G以太网SerDes连接叶脊交换机（如Broadcom Tomahawk 4）。

• NVMe over Fabrics：通过RDMA和SerDes实现存储网络低延迟访问。

2. 通信与网络设备

• 5G基站：JESD204B SerDes连接ADC/DAC与FPGA（如Xilinx ZU28DR）。

• 光模块：QSFP-DD SerDes驱动硅光芯片（如Inphi COLORZ II）。

3. 消费电子

• HDMI 2.1：通过FRL（固定速率链路）SerDes传输8K@60Hz视频信号。

• USB4接口：支持40 Gbps数据传输与DisplayPort Alt Mode。

4. 汽车电子

• 车载以太网：100BASE-T1 SerDes连接ADAS传感器与域控制器。

• 车载娱乐系统：通过GMSL SerDes传输多路摄像头数据至显示屏。

5. 工业与医疗

• 工业相机：CoaXPress 2.0 SerDes传输12Gbps图像数据（如Basler boost）。

• 医疗成像设备：通过SerDes连接CT/MRI探测器与处理单元。

---

五、SerDes硬件设计注意事项

1. 信号完整性设计

• 差分对布线：

  • 阻抗控制：差分100Ω（NRZ）或50Ω（PAM4），长度偏差≤2 mil（PCIe 6.0）。

  • 使用低损耗板材（如Megtron 6），减少高频衰减。

• 均衡技术：

  • 发送端预加重（Pre-emphasis）与接收端均衡（CTLE/DFE）补偿信道损耗。

  • 仿真工具：ANSYS HFSS/Sigrity用于眼图与误码率（BER）分析。

2. 电源完整性管理

• 多电压域隔离：

  • 分离模拟电源（PLL/VCO）与数字电源，避免噪声耦合。

  • 使用超低噪声LDO（如TPS7A85）为SerDes内核供电（纹波<10mV）。

• 去耦电容布局：

  • 每对电源引脚就近放置0.1μF陶瓷电容（0402）+10μF钽电容。

3. 时钟与同步

• 参考时钟设计：

  • 使用低抖动时钟源（如Si5341，抖动<100 fs RMS）。

  • 时钟走线长度匹配（偏差≤5 mil），避免时序偏移。

• CDR（时钟数据恢复）：

  • 确保接收端CDR锁定范围覆盖信号频率变化（如±500 ppm）。

4. 热与EMC设计

• 散热方案：

  • 高速SerDes芯片（如100G PHY）功耗可达5W+，需散热片或导热垫。

  • 使用热仿真工具（如ANSYS Icepak）优化散热路径。

• EMI抑制：

  • 差分对包地处理，添加共模扼流圈（如TDK ACM4520-102-2P）。

  • 通过屏蔽罩隔离高频辐射（如铝合金屏蔽壳）。

5. 协议与兼容性验证

• 链路训练验证：

  • 测试PCIe链路训练（Link Training）状态机（如L0s/L1低功耗模式）。

  • 使用协议分析仪（如Teledyne LeCroy Summit T3）捕获数据包。

• 互操作性测试：

  • 验证不同厂商芯片的互通性（如Intel FPGA与Marvell PHY）。

---

六、SerDes的典型应用案例

1. 数据中心

• 谷歌TPU v4：通过SerDes互联构建AI训练集群（带宽4.8 Tbps）。

• AWS Nitro SSD：基于PCIe 4.0 SerDes实现NVMe存储加速。

2. 5G通信

• 华为AAU5613：使用JESD204C SerDes连接Massive MIMO射频单元。

• 爱立信Radio 4485：通过25G SerDes传输基带信号至射频前端。

3. 消费电子

• 索尼PS5：定制PCIe 4.0 SerDes实现5.5 GB/s SSD数据传输。

• 苹果M2 MacBook：Thunderbolt 4 SerDes支持外接6K显示器。

4. 汽车领域

• 特斯拉FSD芯片：通过GMSL SerDes连接8路摄像头（2.4 Gbps/Lane）。

• 蔚来ET7：车载以太网SerDes支持激光雷达点云数据传输。

5. 工业与医疗

• 西门子CT扫描仪：通过SerDes传输高速探测器数据至图像处理器。

• ABB机器人控制器：使用工业以太网SerDes同步多轴运动控制。

---

七、总结

SerDes作为 高速数据传输的核心引擎，其设计需围绕 信号完整性、电源管理、热设计及协议兼容性 展开关键优化。随着技术演进：

• 调制技术：从NRZ向PAM4过渡，未来可能引入更高阶调制（如PAM6）。

• 集成化：CPO（共封装光学）将SerDes与光引擎整合，降低功耗与延迟。

• 标准化：新兴协议（如CXL 3.0）推动SerDes在异构计算中的应用。

硬件工程师需掌握 高频PCB设计、均衡技术调优及多协议验证，以应对400G/800G及更高速率的挑战，为AI、自动驾驶及元宇宙奠定互联基础。