VHDL中数据类型转换与移位(STD_LOGIC_ARITH与NUMERIC_STD)

1. VHDL目前常用库文件

目前写VHDL程序时,大部分人已经熟悉的库调用如下所示:

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all; --或者 use ieee.std_logic_signed.all;

这几个库文件的源码可以在IEEE库文件链接中查看,首先阐述一下这些文件的内容和主要作用:
- std_logic_1164 : 声明了std_Ulogic类型及其决断子类型std_logic,也声明了这种类型构成的数组std_logic_vector,还有这些类型的逻辑运算符函数。如果你需要使用std_logic类型,并只做逻辑类运算的话。就只需要声明 LIBRARY IEEE和 USE std_logic_1164.ALL就可以了。
- std_logic_arith : 声明了signed和unsigned两种数据类型。这两种数据类型与std_logic_vector很相似,在后面详细解释。该库函数只对 integer、signed、unsigned以及std_ulogic的算术运算(包括类型转换)做了定义!
注意:该库函数无法对STD_LOGIC_VECTOR做任何运算
- std_logic_unsigned/std_logic_signed : 这两个库文件是对std_logic_arith 的延伸,适用与对STD_LOGIC_VECTOR进行运算,std_logic_unsigned将会把STD_LOGIC_VECTOR转换成无符号数进行运算;而std_logic_signed 将把STD_LOGIC_VECTOR转换成有符号数进行运算。

2. signed、unsigned以及std_logic_vector之间的区别

在讲述NUMERIC_STD之前先来阐述几点小问题。首先就是signed与unsigned这两种数据类型。他们的定义为:

type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
type SIGNED is array (NATURAL range <>) of STD_LOGIC;

与std_logic_vector的定义完全相同。所不同的是表示的意义不同。举例来说:

“1001”的含义对这三者而言是不同的:
*std_logic_vector : 简单的四个二进制位;
*unsigned : 代表数字9;
*signed : 代表数字 -7(补码表示的);

一定要重视signed与unsigned这两种类型。

3. NUMERIC_STD

终于来到了故事的主人公: NUMERIC_STD。使用NUMERIC_STD可以完全替代std_logic_arith、std_logic_unsigned、std_logic_signed这三个库文件!
- 首先,NUMERIC_STD这个库文件才是血统最正的IEEE库文件!!上述的其他三个其实都是Synopsis 这个公司的,但是由于这个公司抢先了一步,所以占据了大量的用户资源。
- std_logic_arith、std_logic_unsigned、std_logic_signed的问题在于当在同一文件中同时使用signed和unsigned时,会出现函数重载的冲突,导致错误。
- 其次,NUMERIC_STD是完全基于signed和unsigned所写的算术重载函数和数据类型转换函数。不管是INTEGER还是STD_LOGIC_VECTOR要进行算术运算,都必须转换为signed和unsigned两种数据类型。
数据类型转换函数
数据类型转换总表
下面举个例子来说明NUMERIC_STD库的使用。

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity decode is 
port
(
  DIN : IN STD_LOGIC_VECTOR(5 DOWNTO 0);
  EN : IN STD_LOGIC;
  DOUT : OUT STD_LOGIC_VECTOR(63 DOWNTO 0)
);
end decoder;
architecture behave of decoder is 
begin
DOUT <= std_logic_vector(to_unsigned(0,64));
if EN='1' then
DOUT(to_integer(unsigned(DIN))) <= '1';
end if;
end process;
end behave;

4. shift_left() and shift_right()

虽然有srl, sll, sra, sla这几个移位操作符,但是这几个操作符已经被 shift_left() and shift_right()这两个函数所取代,原因移位操作运算符的发展历史

library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;               -- Needed for shifts
entity example_shift is
end example_shift;
architecture behave of example_shift is
  signal r_Shift1     : std_logic_vector(3 downto 0) := "1000";
  signal r_Unsigned_L : unsigned(3 downto 0)         := "0000";
  signal r_Unsigned_R : unsigned(3 downto 0)         := "0000";
  signal r_Signed_L   : signed(3 downto 0)           := "0000";
  signal r_Signed_R   : signed(3 downto 0)           := "0000";  
begin
  process is
  begin
    -- Left Shift
    r_Unsigned_L <= shift_left(unsigned(r_Shift1), 1);
    r_Signed_L   <= shift_left(signed(r_Shift1), 1);
    -- Right Shift
    r_Unsigned_R <= shift_right(unsigned(r_Shift1), 2);
    r_Signed_R   <= shift_right(signed(r_Shift1), 2); 
    wait for 100 ns;
  end process;
end architecture behave;

shift_left() and shift_right()具体用法在此不赘述。

5. 总结

我个人觉得,虽然NUMERIC_STD有时候操作有点繁琐,但是更加规矩,并且可以有效避免一些错误,所以我觉得今后应该首选使用该库文件。

  • 15
    点赞
  • 82
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
VHDL ,要将 INTEGER 类型的数组转换为 STD_LOGIC_VECTOR 类型的数组,可以采用以下方法: 1. 首先,我们需要确定 STD_LOGIC_VECTOR 的位宽。可以通过计算 INTEGER 数组的最大值和最小值来确定位宽,如下所示: ```vhdl -- 计算 INTEGER 数组的最大值和最小值 constant int_max : integer := integer'image(integer'max(array_name)); constant int_min : integer := integer'image(integer'min(array_name)); -- 计算 STD_LOGIC_VECTOR 的位宽 constant bit_width : integer := integer'image(int_max - int_min + 1)'length; ``` 2. 然后,我们可以使用 FOR 循环依次将 INTEGER 数组的元素转换为 STD_LOGIC_VECTOR 类型,并存储到新的数组,如下所示: ```vhdl -- 声明 STD_LOGIC_VECTOR 数组 signal slv_array : std_logic_vector(array_name'length-1 downto 0); -- 转换 INTEGER 数组为 STD_LOGIC_VECTOR 数组 for i in array_name'range loop slv_array(i) <= std_logic_vector(to_unsigned(array_name(i) - int_min, bit_width)); end loop; ``` 注意: - 以上代码,我们使用 to_unsigned 函数将 INTEGER 类型的元素转换为无符号数,再使用 std_logic_vector 函数将其转换为 STD_LOGIC_VECTOR 类型。此处需要注意的是,to_unsigned 函数的第二个参数应该为整数的位宽,即 bit_width。 - 在转换后的 STD_LOGIC_VECTOR 数组,元素的位宽均为 bit_width。如果 INTEGER 数组的元素超出了 STD_LOGIC_VECTOR 的位宽,将会发生截断。因此,在进行转换之前,应该先对 INTEGER 数组进行适当的范围限制。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值