DDR读写信号分离

最新推荐文章于 2023-07-06 14:07:35 发布
最新推荐文章于 2023-07-06 14:07:35 发布
阅读量4.8k 收藏 38
点赞数 7
分类专栏： 硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Shin_Chan/article/details/103623791
版权

DDR通过DQ与DQS区分读操作和写操作，其区分方式如下：

  1. DQ和DQS的skew：读数据时边沿对齐、写数据时中央对齐。（可以这样理解在读操作时DQ和DQS的跳变是同步的，而在写操作时DQS的跳变则领先于DQ。
  2. DQS的preamble负脉冲宽度：DDR2的读操作的DQS第一个负脉冲宽度约为Tck，写操作的DQS第一个负脉冲大于0.35Tck，通常读数据的DQS第一个负脉冲远大于写数据的。
  3. DQ和DQS的信号幅度：靠近DRAM颗粒测试时，写操作的信号幅度小于读操作的信号幅度，靠近内存控制器测试时，前者大于后者。

DDR2写操作波形

图1. DDR2写操作波形

图2. DDR2读操作波形

图3. DDR2读写操作波形对比

 

 

 

 

Shin_Chan
关注
  • 7
    点赞
  • 踩
  • 38
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ddr读时序波形_电气信号质量测试中的读、写分离
weixin_31446915的博客
12-24 1747
1、何为读、写分离？读、写分离是指在对双向传输的信号线进行电气参数测试时，通过手段识别读信号和写信号，从而针对性的测试读、写两个条件下的电气参数。2、为何读、写分离？2.1芯片之间的通讯，可以划分为：发送端、链路、接收端。电气参数测试应在接收端抓取信号，从而判断其电平以及时序参数是否满足接收端芯片的要求。例如：芯片A、B之间通讯，从芯片A的视角出发，信号流向A->B即写信号，应是在靠近B端测...
ddr4 dqs 频率_DDR工作原理_DDR DQS信号的处理
weixin_39747755的博客
12-20 5019
DDR=Double Data Rate双倍速率同步动态随机存储器。严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR，其中，SDRAM 是Synchronous Dynamic Random Access Memory的缩写，即同步动态随机存取存储器。本文首先介绍了DDR工作原理及结构图，其次阐述了DDR DQS信号的处理，具体的跟随小编一起来了解一下。DDR工作原理及结构图DDR的基本...
内存中DQ,DQS,DM,RDQS这些引脚表示什么
热门推荐
坚持
12-30 5万+
DQS（Bi-directional Data Strobe双向数据控制引脚） ODT就是将终结电阻移植到了芯片内部，主板上不在有终结电路。ODT的功能与禁止由北桥芯片控制，ODT所终结的信号包括DQS、RDQS（为8bit位宽芯片增设的专用DQS读取信号，主要用来简化一个模组中同时使用4与8bit位宽芯片时的控制设计）、DQ、DM等。需要不需要该芯片进行终结由北桥控制。 对于突发写入
DDR2/3 SDRAM学习笔记
不想秃发的博客
03-24 3761
Dq(数据总线）与Dqs(时钟信号）构成随路时钟。在Dqs上升或下降沿翻转Dq数据总线信号。注意：dq与dqs为双线信号。两个信号都由发送方发送。dqs为数据同步信号。ODT引脚：片上终端电阻，数据线接上拉电阻。
SI硬件案例001-DDR信号质量案例
weixin_38858435的博客
08-15 1597
关键字：DDR，DQ，DQS，匹配方式 摘要：本文介绍了ATM单板测试中，DDR信号质量问题的定位和分析过程。给出了解决方案以及后续设计上的一些建议。 1 案例背景 ATM单板上包括4片DDR芯片，上下行各2片，在测试过程中发现：写DDR芯片时，4片均出现DQ和DQS信号质量太差问题，逻辑读DDR时信号质量很好；同时对DDR进行装备自检，无法保证每次都可以通过；跑业务时， DDR存在误码。下面两幅图分别是下行DDR的DQ和DQS的读写信号图，分别在接收端测量。 ...
【高端设计】DDR4设计方法与仿真分析（一）
wusuowei1010的博客
07-06 2278
本文主要介绍了DDR4设计方法与仿真分析，并示范SIwave如何做DDR4的瞬时眼图、SSN、on-die de-cap影响、DBI耗电分析与规范性测试。
DDR23信号和协议测试分析方案
10-10
传统的双边沿采样技术虽然常用，但在读写信号分离方面仍面临难题。这是因为DDR信号的读写时序不同，读数据(DQ)的跳变位置对应于锁存信号(DQS)的边沿，而写数据的跳变位置则对应于锁存信号的中心，总线还存在三态问题...
DDR信号测量方法及信号完整性验证
09-13
但是这种方法也有局限性，比如不同制造商可能对前导宽度有不同的定义，或者写前导宽度可能与读前导宽度相似，这都会增加信号分离的难度。 2. **利用更大的信号幅度触发方法分离读/写信号**：由于读/写信号的信号...
DDR3调试技巧
06-28
- 读写时钟分离，分别使用控制器侧的200MHz时钟和用户侧的200MHz时钟，以适应不同的时钟相位。 #### 四、控制信号详解 1. **控制信号**: - **app_cmd**: 操作命令，包括写入(3'b000)和读出(3'b001)。 - **app_...
FPGA 3GSDI 采集输出 DDR 3 缓存方案
09-20
其中，SDI信号包含了视频数据、音频数据以及控制信息，这些都需要在接收端被正确分离和处理。 接着，为了处理高速的3GSDI数据流，FPGA会利用DDR3内存作为缓冲区，存储接收到的视频帧。DDR3内存以其高速读写性能和大...
24c存储器读写软件_DDR新型读写分离方式
weixin_35235724的博客
01-12 641
无论是对DDR或LPDDR存储器进行调试还是进行一致性测试，都需要首先将读和写操作分离开，以对每种不同的操作模式分别进行测量。数据(DQ)信号和数据选通信号(DQS)之间的相位关系指示了读写操作的类型，如下图所示。在读取模式下，DQ和DQS信号边沿重叠，相位对齐，在写入模式下，它们异相，并且DQS边沿与DQ眼图的中心重叠。在低速的DDR存储器中，测量仪器可以利用这个相位差异触发信号，从而...
关于DDR协议的一些操作的理解2
juvenilexhq的博客
12-03 4955
一些操作命令：1.precharge：由于SDRAM的寻址具体独占性，所以在进行完读写操作后，如果要对同一L-Bank的另一行进行寻址，就要将原来有效（工作）的行关闭，重新发送行/列地址。L-Bank关闭现有工作行，准备打开新行的操作就是预充电（Precharge）。预充电可以通过命令控制，也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。实际上，预充电是一种对工作行中所有存储体进行数据重写，并对行地址进行复位，之所以称为DRAM，就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是D
FPGA学习之DDR3读写实验
m0_51466525的博客
01-20 7348
fpga小白的学习之路
【正点原子FPGA连载】第三十一章DDR4读写测试实验 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0
weixin_55796564的博客
12-07 6975
1）实验平台：正点原子MPSoC开发板 2）平台购买地址：https://detail.tmall.com/item.htm?id=692450874670 3）全套实验源码+手册+视频下载地址： http://www.openedv.com/thread-340252-1-1.htmlDDR4 SDRAM（Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为DDR4 SDRAM），是一种高速动态随机存
DDR3基础详解
Respate
08-07 3万+
DDR3基础详解 最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。此时需要仔细研究DDR3的引脚与时序，此篇是我在学习DDR3做的归纳与总结，其中有大部分内容是借鉴他人的 博客，大部分博客的链接我已经贴出来了，如果存在版权或知识错误请直接联系我。 PS:本着知识共享的原则，此篇博客可以随意转载，不过请标明出处(虽然大部分内容不是我写的，但是整理也挺累的 _ ！) 一、专有名词索引表 名称缩写 名称含义 名称描述 RAS 行地址选通脉冲 Ro
DDR内存时序指南
奋斗中拥有
04-15 1万+
  DDR 内存 既然叫做双倍速率SDRAM（Dual date rate SDRSM），就是说是SDRAM的升级换代产品。从技术上分析，DDR SDRAM最重要的改变是在界面数据传输上，其在时钟信号上升缘与下降缘时各传输一次数据，这使得DDR的数据传输速率为传统SDRAM的两倍。那么大家就应该知道了，我们所说的DDR400，DDR333，DDR266，他们的工作频率其实仅为那些数值的一半
读写分离_四种方法搞懂DDR3的读写分离
weixin_39555415的博客
12-14 798
W0921-四种方法搞懂DDR3的读写分离DDR3是目前DDR的主流产品，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。最开始的DDR, 芯片采用的是TSOP封装，管脚露在芯片两侧的，测试起来相当方便；但是，DDRII和III就不一样了，它采用的是BGA封装，所有焊点是藏在芯片的底部的，测试起来非常不便，一般需要提前预留测试点。在DDR读写burst分析之...
DDR3基本知识及测试 .
gjy938815的专栏
08-26 1万+
一、DDR3简介       DDR3（double-data-rate three synchronous dynamic random access memory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3在DDR2的基础上继承发展而来，其数据传输速度为DDR2的两倍。同时，DDR3标准可以使单颗内存芯片的容量更为扩大，达到512Mb至8Gb，从而使采用DDR3芯片的内存
fpga ddr读写
最新发布
10-29
FPGA（现场可编程门阵列）是一种可让用户自行定义和配置其内部电路功能的集成电路芯片。DDR（双倍数据速率）是一种内存技术，可实现数据的高速读写。FPGA和DDR可以结合使用来实现高性能的数据处理和存储。 首先，FPGA需要通过相应的接口与DDR进行连接。常见的接口包括DDR控制器和PHY（物理层接口）。DDR控制器负责配置DDR芯片的操作，设置读写时序和控制信号等。PHY则负责物理层的信号转换和数据传输。 在进行DDR读操作时，FPGA首先发送读请求到DDR控制器，控制器根据请求的地址和时序来控制DDR芯片进行读取。DDR芯片将请求的数据从存储器中读取出来，并通过PHY转换成符合FPGA内部电路处理的格式，然后传输给FPGA。 在进行DDR写操作时，FPGA将待写入的数据发送到DDR控制器，控制器负责将数据写入DDR芯片的相应地址。DDR芯片接收到数据后，通过PHY转换成电信号，然后将数据写入到存储器中。 为了保证DDR的读写正确性和稳定性，需要进行时序和电气参数的校准。时序校准可以确保读写操作在正确的时钟边沿进行。电气参数校准可以通过发送特定的测试信号来调整和校准DDR控制器和PHY之间的电气参数，以提高数据稳定性和传输质量。 总结而言，FPGA和DDR可以配合使用，实现高速和大容量的数据处理和存储。使用适当的接口、控制器和PHY，可以实现稳定可靠的DDR读写操作。时序和电气参数的校准对于保证DDR读写的正确性和稳定性非常重要。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值