每天学命令<get_clocks>

最新推荐文章于 2024-04-15 20:51:21 发布

Tao_ZT

最新推荐文章于 2024-04-15 20:51:21 发布

阅读量1k

点赞数

本文链接：https://blog.csdn.net/Tao_ZT/article/details/104912658

版权

get_clocks
[-filter expr ]
[-regexp]
[-nocase]
[-quiet]
[ patterns ]

这个命令可以创建符合命令要求的clock集合。可以将它传递给另一个命令。注意的是，该命令返回的是一个集合collection。

-filter 过滤匹配结果

-regexp 可以采用正则表达式匹配结果

-nocase 匹配时忽略大小写

-quiet 忽略匹配时的ERROR, warning message

patterns 指定想要的clock名字pattern

例子：

下面命令可以判定当前设计里是否有CK1这个时钟，并返回一个集合

<CMD>get_clocks CK1

CK1 CK1

0x18

往期回顾

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

Tao_ZT

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
每天学命令<get_clocks>

get_clocks[-filterexpr][-regexp][-nocase][-quiet][patterns]这个命令可以创...
复制链接

扫一扫

chapter2_clocks_resets

06-10

文中谈到了FPGA以及ASIC设计中的复位策略，对于实际工程实践以及笔试面试还有专业人员阅读都是很好的资料，复位是一个常谈的话题，这个文档就能让你明白复位的设计。

VIVADO时钟约束之get_clocks

aaaaaaaa585的博客

06-21

3574

在使用vivado做异步时序约束时，常常用到get_clocks命令，该命令用于获取当前工程中指定搜索模式匹配的时钟列表。 get_clocks语法 get_clocks [-regexp] [-nocase] [-filter <arg>] [-of_objects <args>] [-match_style <arg>] [-include_generated_clocks] [-quiet] [-verbose] [

参与评论您还未登录，请先登录后发表或查看评论

FPGA时序约束理论之Tcl命令的对象和属性（3）

qq_40281783的博客

06-19

1000

get_pins 、get_ports 、get_cells、get_clocks、get_nets get_clocks的对象是通过create_clocks或者create_generated_clocks创建的时钟，不在硬件上直接映射 1. port 通过Tcl脚本查看port的属性，有一个port是 clk_pin_p，采用如下脚本： set inst [get_ports clk_pin_p] report_property $inst 显示如下： get_po...

Vivado使用技巧（31）：时钟的约束方法

热门推荐

FPGADesigner的博客

09-27

5万+

时钟的基础知识数字设计中，“时钟”表示在寄存器间可靠地传输数据所需的参考时间。Vivado的时序引擎通过时钟特征来计算时序路径需求，通过计算裕量（Slack）的方法报告设计时序空余。时钟必须有合适的定义，包含如下特性：定义时钟树的驱动管脚或端口，通常称作根或源点。通过周期和波形属性来描述时钟边沿。周期（period）以ns为单位进行设定，与波形重复率相关。波形（waveform）以列表...

Vivado时序约束中Tcl命令的对象及属性

yundanfengqing_nuc的专栏

08-02

2134

Tcl命令

静态时序分析STA基础

Loudrs的博客

07-26

1483

时序约束辅助工具

gemengxia的博客

08-24

2593

文章目录时序约束辅助工具1. 时序约束编辑器2. 时序约束向导Vivado时序约束中Tcl命令中的对象及属性本文摘抄自：个人网站：http://www.technomania.cn/ 微信公众号：Quant_times、Reading_Times 时序约束辅助工具除了xdc文件的方式进行时序约束，Vivado中还提供了两种图形界面的方式，帮我们进行时序约束：时序约束编辑器（Edit Timing Constrains）和时序约束向导（COnstrains Wizard）。两者都可以在综合或实现后的De

ncr.zip_CLOCKS_SD card VHDL_ncr

09-22

标题"ncr.zip_CLOCKS_SD card VHDL_ncr"暗示了这是一个关于使用VHDL设计的模块，其主要功能是与SD卡交互，并且涉及到时钟信号的处理。下面我们将深入探讨这个模块的核心知识点。首先，"clocks"标签指的是在数字...

pm_clock.rar_CLOCKS

09-24

该框架定义了一套API，如`clk_get()`, `clk_set_rate()`, `clk_enable()` 和 `clk_disable()` 等，用于获取、设置时钟频率和开关时钟。 4. **abilis,tb10x-gpio.txt**：这个文本文件可能包含有关Abilis Systems...

clocks-init.rar_CLOCKS

09-21

"clocks-init.rar_CLOCKS"这个压缩包文件很可能包含了与重新配置系统时钟和内存相关的源代码，特别是其中的`clocks-init.c`文件，它可能是一个初始化程序，用于设置和调整系统中的各种时钟频率。首先，我们需要...

Tcl让Vivado更完美

12-19

Vivado中的Tcl基本知识 Vivado下利用Tcl编辑综合后的网表文件 Vivado下利用Tcl定制丰富的报告 Tcl和Vivado图形界面的交互使用

omap3xxx-clocks.rar_CLOCKS

09-14

标题中的“omap3xxx-clocks.rar_CLOCKS”指的是与TI（Texas Instruments）OMAP3系列处理器相关的时钟管理资源。OMAP3是TI推出的一系列高性能、低功耗的微处理器，广泛应用于移动设备和嵌入式系统。这里的“clocks”...

vivado中常用的时序约束命令

花信风的博客

08-20

6459

目录一、vivado中cell port net 和pin之间的关系二、基本的命令 get_* 三、时序分析中常用的约束命令一、vivado中cell port net 和pin之间的关系 cell一般指我们在代码中实例化的模块，也可以是我们综合后可以看到的LUT、block RAM 、DSP、MMCM以及PLL等。 pin每个cell都有相应的pin，也即模块的输入输出信号，并非芯片的引脚。 net即pin与pin之间的连线 port我们在顶层文件中声明的输入输出信号...

DC或PT相关概念、命令（Tcl）

Jackiezhang1993的博客

08-19

4105

1、关于Cell Count ①leaf cell = sequential cell + combination cell ②利用sizeof_collection命令去抓取hier_cell、leaf_cell以及当前设计的总cell数。 ③A cell is an instance of a netlist logic object, which can either be a leaf-cell or a hierarchi...

fpga基础|如何在XDC文件中使用get_pins/ports/cells/nets/clocks查找指定的对象

最新发布

demayiya的博客

04-15

1615

大家好，我是数字小熊饼干，一个练习时长两年半的ic打工人。我在两年前通过自学跨行社招加入了IC行业。我们在编写XDC约束文件时，需要将我们的约束命令和相应的对象联系起来，如果是刚入门fpga的新人经常会被一堆信号弄混了头，例如当初的我~ 因此我会在这篇文章中对常用的几个查找对象的命令进行说明介绍，便于新人理解如何查找到所需的对象。

如何指定特定的时钟路径（clock path 多选一）

zt5169的博客

04-22

1610

如果时钟路径通过两条组合路径发散(一条长，一条短)，然后再次收敛汇聚。对于设置检查，想指定与PrimeTime报告的路径不同的时序路径。尝试为不需要的路径指定set_false_path命令，并指定REPORT_TIMING到所需的路径，但这两个命令都不起作用。 PrimeTime始终将所有可用时钟路径中最快的时钟路径用于最小延迟，并使用所有可用时钟路径中最慢的时钟路径来实现最大延迟。对于...

generated clock

ahr7882的博客

10-14

1456

内部时钟的定义： create_generated_clock，通过-source，-edges，-divide_by，-multiply_by来执行clock沿。 create_generated_clock -name DIVIDE -source [get_ports SYSCLK] -divide_by 2[get_pins FF1/Q] -source来指定参考时钟，...

Design Compiler —— 其他的时序约束选项二（十一）

Paul 安的博客

12-30

1817

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner ============================================ 前面介绍的设计都不算很复杂，都是使用时钟的默认行为作为电路的约束，都存在有路径给你约束，即信号的变化要在一个时钟周期内完成，并达到稳定值，以满足寄存器的建立和保持的要求。此外进行可测性设计(design for

FPGA时序分析基础（二）：vivado中常用的时序约束命令

MaoSan0421的博客

03-17

7558

目录一、vivado中cell port net 和pin之间的关系二、基本的命令 get_*三、时序分析中常用的约束命令一、vivado中cell port net 和pin之间的关系 cell 一般指我们在代码中实例化的模块，也可以是我们综合后可以看到的LUT、block RAM 、DSP、MMCM以及PLL等。 pin 每个cell都有相应的pin，也即模块的输入输出信号，并非芯片的引...

sdc约束有get_clocks命令吗

06-02

是的，SDC 约束文件中有 `get_clocks` 命令。 `get_clocks` 命令用于获取时钟对象，并将其添加到时钟域中。该命令的语法如下： ``` get_clocks [-of_objects <object_list>] [-include_generated_clocks] [-of [ports | nets | cells | pins | instances]] [-filter <filter_expression>] [-hierarchical] [-quiet] ``` 其中，`-of_objects` 选项指定对象列表，该命令将在这些对象中查找时钟对象。`-include_generated_clocks` 选项指示命令还包括自动生成的时钟。默认情况下，该选项为关闭状态，即不包括自动生成的时钟。`-of` 选项指定要查找的对象类型，可以是端口、网、单元格、引脚或实例。`-filter` 选项指定过滤表达式，用于进一步筛选对象。`-hierarchical` 选项指示命令对于每个匹配的对象，是否也应该查找其下层层次结构中的时钟。默认情况下，该选项为关闭状态，即不查找下层层次结构中的时钟。`-quiet` 选项指示命令在运行时不输出任何消息。例如，以下命令获取名为 `sys_clk` 的时钟对象，并将其添加到时钟域 `my_domain` 中： ``` create_clock -name sys_clk -period 10.0 [get_clocks -of_objects [get_ports sys_clk]] set_clock_groups -name my_domain -asynchronous -group [get_clocks -of_objects [get_ports sys_clk]] ``` 在此示例中，`get_ports` 命令用于获取名为 `sys_clk` 的端口对象，`get_clocks` 命令用于获取与该端口相关联的时钟对象，`create_clock` 命令用于创建时钟，并将其添加到时钟域 `my_domain` 中，`set_clock_groups` 命令用于定义异步时钟域。