【System Verilog and UVM基础入门3】数组的理解

已于 2024-05-31 16:11:20 修改
阅读量618 收藏 4
点赞数 1
分类专栏： 汽车芯片IC验证 SystemVerilog and UVM基础入门 文章标签： fpga开发 硬件工程 arm开发 算法 开发语言 前端
于 2021-10-15 16:29:08 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/TommiWei/article/details/120784250
版权
本文介绍了System Verilog中的数组概念，包括动态数组、队列[$]、关联数组和类型转换。强调了动态数组的使用，队列的操作如push_front和pop_back，并解释了组合与非组合数组的区别，以及如何区分它们的维度。同时提到了数组赋值的注意事项和枚举类型的类型转换。
摘要由CSDN通过智能技术生成

(补充中文版绿皮书没有提到的内容)

How can you compute the number of bits needed to address a given array size? SystemV erilog has the  $clog2()  function that calculates the ceiling of log base 2, 
as shown in Sample  2.5  . 

 Sample 2.5     Calculating the address width for a memory       

（下面开始正文内容）

数组的理解

目录

数组的理解

动态数组

队列[$]

如何区分呢？

Associative Arrays

类型转换

总结

<
了解本专栏 订阅专栏 解锁全文 超级会员免费看
【System Verilog and UVM基础入门8】约束
TommiWei的博客
07-22 1353
SV约束常见方法整理
【System Verilog and UVM基础入门24】功能覆盖率
TommiWei的博客
01-08 2688
UVM验证中功能覆盖率
UVM 之SV数组
weixin_30326745的博客
03-20 3367
数组的定义： 　　An array is a collection of variables, all of the sametype, and accessed using the same name plus one or more indices. 合并数组和非合并数组：packed array，unpacked array. bit[ 7:0] c1; // packed...
UVM--同步通信息元件(七)
思想开化的冰块博客
12-15 805
同步通信息元件一、uvm_event用法二、uvm_barrier用法三、uvm_callback用法 SV中用来做线程间同步方法分别是semaphore、event和mailbox。然而在UVM中，同步的不再只局限于同一个对象中的各个线程，而是还有各个组件之间的同步问题。一旦发生同步的要求发生在各个组件之间，这就要求组件之间通过某种可以同步的方法来实现。而考虑到UVM各个组件的封闭性原则，我们并不推荐通过层次索引的形式在组件中来索引公共的event或者semaphore。UVM为了解决封闭性的问题，定义了
UVM工程杂记
qq_40571921的博客
12-24 2561
1、对于一个定宽数组的注册采用下面这种即可： int mai_port[9] ; int mai_XX[] ; `uvm_field_sarray_int(mai_port, UVM_ALL_ON) // sarray for array.size is fixed `uvm_field_array_int(mai_port, UVM_ALL_ON) // 2、针对多维度队列注册： int unsigned mqui_XX[4][$] ; foreach(mqui_XX
SV/UVM 学习笔记02（数组、队列、结构体）
Aniran的博客
01-29 1168
笔记为21年11月创建，22年1月整理发布，如有错误恳请指出，一起交流进步。
UVM 动态数组的注册
ximata_001的博客
07-28 2343
三、解决方案查询后发现，clone方法只复制那些field机制注册过的变量或者数组等，对于没注册过的就不复制，又回到问题的开始，看能不能把这个多维动态数组给注册了。这个多维的动态数组当时以uvm_field_array_int(data,UVM_ALL_ON)来注册时，总是报错，没心情解决，因此就把这个注册给取消了。查询uvm的源码后发现，uvm_field_array_int只能注册一维的动态数组。多维的动态数组可能只能自己手动实现复制了。...
【System Verilog and UVM基础入门29】refm之二分法
TommiWei的博客
04-19 151
算法，如此简单。
【System Verilog and UVM基础入门5】类的例化
TommiWei的博客
03-11 252
授人以鱼不如授人以渔！
动态数组介绍
martian6125 's blog!
12-14 424
自从有了动态数组，链表除了在教科书里出现外，已经很少在实际编程中被使用了，事实也是如此，数组的确比传统链表快得多,而且也方便的多。   从 Delphi4起，开始了内建各种类型的动态数组支持。但是，对我们来说动态数组支持似乎做的不够彻底，因为Delphi竟然连删除、插入、移动连续元素的函数都没有提供，让人使用起来总觉得不够爽！！！ J 。作为一名程序员，我们当然要有自己解决问题的能力，下面就让...
[UVM]一文讀懂UVM field_automatio機制
元直的博客
04-08 4634
UVMfield_automatio機制 一、UVM中為什麼要引入field_automatio機制機制呢？ 1、回想一下，通常我們需要怎麼定義一個transaction class mac_transaction extends uvm_sequence_item; rand bit[47:0] dmac; ra...
system verilog队列常用操作
weixin_39662684的博客
03-12 1万+
system verilog常用的一种数据类型是队列，队列的声明是带有美元符号的下标：[$],队列元素的索引是0到$.$代表队列元素的最后一个值。 for(int i=1;i<6;i++)begin data_q.push_back(i); //1,2,3,4,5 end data_q.size() //5 data_q[$] //5 sel_q = data_q.min() ...
UVM：3.3.1 field_automation 机制相关的宏
06-10 911
1.最简单的uvm_field 系列宏： 这里枚举有三个参数。 2.与动态数组和静态数组相关的宏： 3.与队列相关的宏： 4. 与联合数组相关的宏： 第一个出现的是存储类型，第二个是索引类型。 5. 完整的是下面：
我的UVM白皮书总结（3）
ZYQ100000的博客
09-26 1164
uvm_component与uvm_objectuvm_object是UVM中最基本的类，uvm_component也派生自uvm_object，但uvm_component有一些uvm_object没有的特性。1.在new的时候指定parent参数来形成UVM树形结构。2.phase自动执行。只有基于uvm_component的派生类才可能成为UVM树的节点。
System Verilog与UVM学习笔记--连载（1）
chenkk9966的博客
01-31 1344
记录学习System verilog 以及UVM相关知识 与大家一起分享一同进步
IC验证——SystemVerilog基本语法
热门推荐
知识，既贵，又便宜。
06-04 1万+
SV和Verilog的语法类似，和C/C++也有些共性，基本SV可包含Verilog的所有规则，本文会在以下博文内容外做补充，若有相异处下文会特意指出。
System Verilog数据类型及系统函数
qq_25749155的博客
11-09 5819
System Verilog的数据类型，初始化，类型转换，系统函数介绍
数据类型（变量类型、数组、队列、结构体、枚举类型、字符串）
Mr.翟的博客
04-08 3202
文章目录一、变量类型——四值变量与二值变量二、固定数组——非压缩数组与压缩数组2.1.非压缩数组2.2.压缩数组三、动态数组四、队列五、联合数组六、数组方法6.1.数组运算方法6.2.数组排序方法6.3.数组定位方法七、结构体八、枚举类型九、字符串变量 一、变量类型——四值变量与二值变量 变量（信号）类型分为：四值变量和二值变量； 四值变量： （0、1、x、z）四种状态 wire——主要用在a...
UVM Field机制详解一：宏和用法介绍
最新发布
y475351429的博客
05-26 1445
UVM field的机制中所有函数的使用方法，所有注册宏介绍。
SystemVerilog入门：打包与未打包二维数组解析
"这篇资料主要介绍了SystemVerilog的基础知识，特别是关于打包的二维数组和未打包的二维数组的使用。SystemVerilog是Verilog的扩展，增加了许多高级特性，如断言、邮箱、测试程序块、信号量、时钟域、约束随机值以及...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值