MOS管漏电流对电阻选择的影响

在电路调试中,仿真结果显示,当电压升高时,MOS管的电阻选择应倾向于较小值。例如,PMOS的输出电阻从100k降低到10k,漏电压从5.82V减至0.63V。同样,NMOS的上拉电阻从1k增加到10k,导致PMOS的Vgs超过阈值,从未导通变为导通,漏电压由0.63V升至64V。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

针对电路调试过程中遇到的问题,进行仿真试验。

以下实验结论:在一定条件下,电压较高,MOS管的电阻选择反而要选较小阻值的。

1.PMOS的输出电阻R12对比:

输出电阻100k,漏电压5.82V;输出电阻10k,漏电压0.63V。

      

 2.二级NMOS上拉电阻R8对比:

上拉电阻1k,PMOS的Vgs为63.3-64=-0.7V,未达到阈值电压-2.5V,未导通,漏电压0.63V;

上拉电阻10k,PMOS的Vgs为57.7-64=-6.3V,超过阈值电压-2.5V,已导通,漏电压64V。

 

 

 

 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值