educode寄存器设计与应用之循环移位寄存器的设计、并行存取的移位寄存器的设计(在Logisim上实现)

欢迎来到数电专题🍿🌭

循环移位寄存器

任务描述🍕🥯
本关任务：在Logisim中，构建由4个D触发器构成的4位循环右移移位寄存器，要求上升沿触发，具有异步复位功能以及并行数据同步加载功能。
相关知识🍔
寄存器（Register）的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。
移位寄存器（Shift Register）的结构也比较简单，其中的数据可以在移位脉冲作用下依次逐位右移、左移或者循环移位。
🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤🍤
引脚说明
信号 I/O 位宽 说明
Clock 输入 1 位 时钟脉冲，上升沿有效
Reset 输入 1 位 异步复位端：Reset=1时复位，Q=0，Out=0
Load 输入 1 位 并行数据同步加载控制端：Load=1并行加载，Load=0循环右移
Din 输入 4 位 并行数据输入端：Load=1，Clock↑时Q=Din
Out 输出 1 位 右移数据输出端

并行存取的移位寄存器的设计

任务描述🥗🥗
本关任务：在Logisim中，构建由4个D触发器构成的4位并行存取的移位寄存器，要求：
1.具有异步复位功能；
2.能够并行数据同步加载、并行输出（基本寄存）；
3.能够右移串行输入、右移串行输出（移位寄存）；
4.能够右移串行输入、并行输出（串并转换）；
5.能够并行输入、右移串行输出（并串转换）。
相关知识🥪🥪
寄存器（Register）的功能是存储二进制代码，它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，故存放n位二进制代码的寄存器，需用n个触发器来构成。
并行存取的移位寄存器的结构相对要复杂一些，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，或串行输入、并行输出。如下图所示。

此时，触发器的D端有两个数据来源（串行输入和并行输入），用一个二选一选择器即可，而nshift/Load就是选择信号！

欢迎订阅本专题学习更多只是噢~~