DSP+ARM+FPGA高速PCIE/千兆网口信号仿真介绍

先做一个自我介绍，我是一名信号完整性工程师（SI工程师），到目前为止已经工作17年。当然了这17年中我并不是一直在做信号完整性工作，但所做的事情也都与之相关，做过PCB layoutI、SIPI（信号完整性、电源完整性）仿真、做过硬件设计、测试等等工作，但绝大部分经历和精力还都是在SIPI上。

当然啦，刚毕业那会儿，我也并不是做SI的，得益于某为开放的技术平台，使作为PCB layout工程师的我能够接触到SI。相信现在也有很多PCB layout工程师像那时的我一样不满现状，因此想拓展自己的能力、想提升待遇、想学习SI。但却苦于不如门径，虽然现在有很大信号完整性的书籍可以参考，琳琅满目更是无从下手。

在之后一系列的分享中我会介绍我是如何自学SI，进而成为一名信号完整性工程师的，希望能够对想学习SI的PCB layout工程师的你们有所帮助。同时，我也会尽量全面的讲解SI的一些理论，当然也会结合工程应用，并且分享我这些年做SI的一些心得领悟。水平有限难免有些疏漏，我在这里只是抛砖引玉，希望能够帮助看到我的文章的读者，也希望有大牛能够给我以点播，也让我能够在技术上有所成长。

闲话不说了，切入正题。什么是信号完整性呢？

        信号完整性（Signal Integrity，SI），也就是我们通常所说的信号质量。随着信号速率的提高，数字信号的传输已经不能只考虑逻辑上的实现，而要考虑如何能够使接收器件接收到正确的信号波形。听起来很简单，信号完整性就是研究怎样使信号能够在驱动器和接收器之间正确传输的一门学问。但其包含的内容却非常广泛，并且随着电子、通信技术的发展不断向其它学科领域扩展延伸，不仅包含电路、传输线理论，还涉及到电磁场理论，同时和电磁兼容也有密切的关系。

        通常所说的信号完整性一般包含两个方面：一方面研究信号的传输，如何优化信号的传输路径使接收端的芯片能够获得正确的波形；另一方面研究电源的供应，即如何为芯片稳定工作提供稳定、低噪声的电源，即电源完整性（Signal Integrity，PI）。

        广义的信号完整性，是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。主要表现在：

时序：时钟信号与数据信号的偏差导致信号不能被时钟正确采集；
电磁辐射、电磁干扰等外界的干扰让电路板工作一场；
损耗衰减：信号的传输通道存在损耗，到接收端已经衰减到接收芯片接收阈值以下；
开关噪声：多个信号线的同步反正导致地弹、电源反弹，减小信号噪声和时序裕量；
串扰：布线不合理导致相邻信号之间的干扰；
信号振铃、过冲：阻抗不匹配或者驱动能力过强导致接收信号上存在过冲和振铃；
边沿非单调性：时钟信号的边缘非单调性，导致时钟不能正确采样数据。
。。。。。。。
        信号完整性分析就是应用传统的电路、传输线、电磁学、信号与系统等学科理论，解决上述电路设计中互连线引起的问题。

        说得再直白一些，信号完整性就是研究如何让驱动芯片发出的信号经过传输通道被接收芯片正确接收的学问。

 

        从这个直白的描述中，我们不难看出信号完整性包含了三个要素：

信号：是被传输的主体，我们首先要了解、熟悉信号的特性。
芯片：分为驱动芯片和接收芯片，信号完整性工程师就是要实现信号在驱动芯片和接收芯片之间的正确传输。
传输通道：是传输信号的介质，是信号所走的“路”。如何实现信号的正确传输呢？那就要信号完整性工程师为信号“修路”、“搭桥”。

        

 

 

        路修的不好，信号就不能被接收芯片正确接收了。

        对于板级的信号完整性分析来说呢，拿到了驱动和接收芯片的IBIS（或spice等）模型，主要工作就是设计信号的传输通道为信号修路、搭桥，让信号能够顺利的无失真的由驱动芯片发出到达接收芯片。（芯片的信号完整性分析，还需要对芯片和封装内的信号通道进行设计，这里先只讲板级，后面也会涉及到封装的信号完整性内容。）

        由于产品的形态不同，信号的传输通道是多种多样的，如下仅列出了集中形式。当然，还有很多种形式比如线缆传输、光纤传输等等，这里就不再一一列举。

 

        这一期，我先给大家介绍了信号完整性的概念，后面会围绕着信号完整性的三要素进行讲解怎样来做信号完整性分析。