基于ZYNQ 7000的1553B总线控制器测试系统的设计与实现

为了方便对1553B设备进行测试，本文介绍了一种基于ZYNQ 7000

平台的1553B总线控制器测试系统的设计与实现方法。该系统首先在

PC机上通过人机交互界面配置数据，支持灵活对数据故障注入，然后

通过串口将数据发送给ZYNQ的PS端，ZYNQ的PL端读取数据，最后通过

ZYNQ的PL端将数据驱动输出。完成设计后进行了仿真验证，结果表明

符合设计要求。

引言：航空电子系统是建立在 1553B 总线通信网络基础之上的

分布式通信系统，航电系统的各种电子设备由许多研制单位按照系统

要求分别研制，最终通过 1553B 总线联网进行系统综合。各研制单位

主要从 1553B 标准要求出发研制 1553B 通信产品，但研制单位难以对

1553B 通信产品进行完善的测试。加之各研制单位设计开发 1553B 产品

的方案、生产工艺及测试环境差异很大，往往到航空电子综合时才会

发现产品的某些指标兼容性不好，难以综合，这样需反复修正原来的

设计缺陷最终才能进行综合。即使至此或许仍存有潜在的问题，造成

的结果是人力和财力的浪费、产品研制周期的延长和产品质量的难以

保证，该问题直接关系到航空电子能否顺利综合与正常工作。

目前，大多 1553B 总线测试设备仅是将正确的检测运行数据发

送至 1553B 标准设备进行运行检测，功能简单。本测试系统具有为

1553B 标准设备注入 GJB5186-2003 《数字式时分制指令 / 响应型多路

传输数据总线测试方法》要求的全部错误类型，检验 1553B 标准设

备功能的正确性。

本测试系统分为软件部分和硬件部分，软件部分主要是指人

机交互界面，主要功能是用于测试人员对数据帧进行配置、用例设

计、用例执行、数据管理及回看。配置好的数据在进行用例执行

操作后， PC 机通过串口将数据发送至 ZYNQ ， ZYNQ 的 ARM 将数

据接收，将数据写入双端口 RAM 并通过 GPIO 产生中断标志信号；

ZYNQ 的 FPGA 在中断标志信号的触发下，从双端口 RAM 中读取数

据，并将数据根据协议驱动输出。

1.1 1553B总线控制器测试系统的软件设计

软件部分主要指人机交互界面，使用 Eclipse 开发工具，利用 Java

语言开发。软件部分功能包括数据帧数的配置、数据帧内容的配置、

数据字的配置、用例设计、用例执行，以及新建工程、数据保存和回

看。首先通过界面配置数据帧数，如图 2 所示配置两帧数据。

图2 数据帧示意图

其次，根据 GJB5186-2003 《数字式时分制指令 / 响应型多路传

输数据总线测试方法》，存在以下错误情况：

（ 1 ）在指令字、数据字、状态字注入奇校验错误；

（2）指令字、数据字、状态字字长错误（少 1 位、少 2 位、多 2

位，多 3 位）；

（3）注入消息长度错误（数据字个数错误）；

（4）指令字、数据字、状态字每一位注入编码错误（缺少过

零 01->00 或 10->11 、极性翻转 01->10 或 10->01 ）；

（5）指令字、数据字、状态字同步头编码错误（注入无效

的同步头：’ b111100 、’ b110000 、’ b111001 、’ b011000 、

’ b000111 等）；

（6） 注入数据不连续错误（相邻数据之间加入时间间隔）；

（7） 终端故障（发送一个消息超时情况安全处理的能力）。

根据以上故障情况，设计界面如图 3 所示，可灵活配置数据的

故障情况。

然后进行用例设计，选择发送第几帧，以及帧之间加入延时控

制，如图 4 所示。

信迈提供ZYNQ+1553B方案。