Error (176310): Can't place multiple pins assigned to pin location Pin_8和13 (IOPAD_X0_Y21_N14)

最新推荐文章于 2023-04-25 22:08:00 发布
最新推荐文章于 2023-04-25 22:08:00 发布
阅读量1.2k 收藏 1
点赞数
分类专栏： FPGA 文章标签： FPGA_debug
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Yinghuanhuan/article/details/79810874
版权

根据错误提示信息，在管脚PIN8和PIN13处分配了多个引脚，这是怎么回事？查看了一下电路原理图，引脚既可以作为普通IO，也可以作为可编程IO。现在，要想办法将PIN101引脚设置为普通IO


assignments>deviceassignments>device>device and pin options>dual-purpose pins里面把nCEO设置成use as regular i/o就可以了>device and pin options>dual-purpose pins里面把FLASH_nce/NCSO和DATA[0]设置成use as regular i/o就ok了(见下图）



Yinghuanhuan
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
解析Quartus II编译错误Can't place multiple pins assigned
04-09
解析Quartus II编译错误Can't place multiple pins assigned，解析Quartus II编译错误Can't place multiple pins assigned
Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X41_Y19_N14)关于nCEO
王林文思的博客
05-13 6563
nCEO可复用引脚 在Quartus编译的过程中出现如下错误 Info (176311): Pin vga_rgb[6] is assigned to pin location Pin_F16 (IOPAD_X41_Y19_N14) Info (176311): Pin ALTERA_nCEO is assigned to pin location Pin_F16 (IOPAD_X41_Y19_...
Quartus中出现错误： Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X53_Y21_N14)
热门推荐
rayna00的专栏
07-23 2万+
在编译工程时出现Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X53_Y21_N14)
quartus II使用
pzs0221的专栏
09-27 8015
1、解决警告信息 FPGA在写Verilog时编译警告，具体警告信息如下： Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Quartus报错“Can't place multiple pins assigned to pin location Pin_76”
欢迎光临
12-12 5632
这个错误的字面意思上是Pin_76引脚被分配给多个端口导致了冲突，但是查看Pin Planner发现并没有引脚冲突： 点击Pin_76引脚看看引脚属性： General function是Row I/O，Special function是LVDS41p/nCEO，可以看出来Pin_76引脚除了可以作为普通IO口还能是LVDS差分信号，但是我们没有使用LVDS功能。还有一个是nCEO功能...
深入探討DE2-70的『Error：Can't place pins assigned to pin location Pin_AD25 (IOC_X95_Y2_N1)』錯誤訊息的原因與解決方式
墨庄必
06-01 1411
以下内容贴为转载： 转载地址：http://www.cnblogs.com/oomusou/archive/2011/02/28/de2_70_dual_pin.html Abstract DE2-70初學者常常會遇到這個錯誤訊息，在(原創) 如何解決DE2-70的『Error: Can't place pins assigned to pin location Pi
FPGA疑难解决：Can‘t place multiple pins assigned to pin location Pin_101
杰之行的博客
11-26 5234
前言 在玩uart实验的时候，发现有这样的错误，之前一直以为是自己的代码设计有问题。今日在这里找到了答案，记录下： Error (176310): Can’t place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Error (176310): Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Info (1
Error (176310): Can't place multiple pins assigned to pin location Pin_F16
qq_34244712的博客
11-30 2684
1.双击 2. 3.nceo,选中regular I/O
quartus编译报错：Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16 (IOPAD_X34_Y1
phflovelt的博客
09-28 7565
整体错误信息： Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X34_Y18_N21) Info (176311): Pin VGA_VS is assigned to pin location Pin_F16 (IOPAD_X34_Y18_N21) Info (176311): Pin ~ALTERA_nCEO~ is assi...
如何在Quartus II中设置Virtual pin及常见问题
CrazyDevil
12-02 8900
如何在Quartus II中设置Virtual pin及常见问题     1、基于Quartus II 8.1 版本：    为了验证FPGA工程中的某个模块的功能和时序的正确性，常常需要对其单独进行验证，但是这些模块通常都与内部的众多信号相连（如系统总线，中断信号线等），往往一个模块的对外接口引脚会多达几百个，对其单独仿真的话，可能会对目标FPGA造成IO资源不足的情况。即使IO
QUARTUS常见错误
ed25137667的博客
04-25 1892
每颗FPGA都有nCE和nCEO两根pin，在多颗FPGA的系统中，第一颗FPGA的nCE接GND，而第一颗FPGA的nCEO将接到下一颗FPGA的nCE，如此这样继续接下去，而在最后一颗FPGA时，可以将nCEO floating或者当成普通I/O pin使用。nCEO这是一个可复用的引脚，在单个设置进行配置时你可以用软件当其改为用户I/O引脚，也可以改成输入三态，这个引脚的主要作用就是在多个设备中作下一个设备的nCE引脚，而nCE主要是作为设备的片选信号，低电平有效。
Pins_Tool_for_i.MX_Processors_v6_x64.exe
05-11
i.MX Pins Tool Pins_Tool_for_i.MX_Processors_v6_x64
STM32 NUCLEO(64pins）schematics.zip_STM32F401_stm32 nucleo_stm32
07-15
STM32F401 NUCLEO开发板底板图
STM32-SDCard-SDIO-FATFS-V2.rar_STM32 CAN_STM32 SPI SD FATFS_line
07-14
Also, SDIO communication is faster than SPI, but if you don’t need speed in your project, you can use SPI aswell. With default settings, SDIO 4-bit mode communication is used. It means, that you ...
AD原理图编译ERROR：GND contains Output Pin and Power Pin objects
01-06
Altium designer ERROR系列：GND contains Output Pin and Power Pin objects Net GND countains multiple Output Pins ——浅论0欧电阻用处 在画一块L298N芯片驱动舵机电路时，原理图编译出现了以下两个error： （1...
Error (170048): Selected device has 30 RAM location(s) of type M9K. However, the current design >>>
Yinghuanhuan的博客
04-25 7810
这个问题花了我好久时间，网上搜索了好多答案，可惜都不是我想要的，因为我的设计中调用的RAM还不到1K。我解决的办法是：我看了下我memory bit的占用情况，发现singalTap占用的RAM资源超过了我选用的FPGA芯片的最大负荷，所以我把singalTap去掉了，具体操作：assignments>>setting>>singalTap logic Analyzer&g...
FPGA烧写程序时没有USB-blaster选项
Yinghuanhuan的博客
04-04 7221
我遇到的问题是，电脑提示USB-blaster驱动程序安装成功，但是我去电脑的设备管理器中发现（见下图）USB-blaster的驱动程序前面有个感叹号，那就说明并没有将USB-blaster驱动安装成功.......这个问题耗了我好长时间，因为我默认以为驱动是没问题的，简直了。。。。。下面谈下我解决这个问题的方法：很显然，现在是驱动问题，这里并不需要去找USB-blaster的驱动来安装，quar...
Error (12024): WYSIWYG primitive "pll" is not compatible with the current device family
Yinghuanhuan的博客
04-08 2252
这个问题很好解决，是PLL中芯片类别的问题 把pll_t.v中altpll_component.intended_device_family = "CycloneII"的CycloneII改成自己使用的芯片类型就行
Error (176310): Can't place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Info (176311): Pin SJXS[5] is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Info (176311): Pin ~ALTERA_nCEO~ is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21)
最新发布
06-09
这个错误信息表明在您的设计中，有多个引脚被分配到了同一个引脚位置，导致冲突。具体地说，引脚 SJXS[5] 和引脚 ~ALTERA_nCEO~ 都被分配到了引脚位置 Pin_101 (IOPAD_X34_Y18_N21)。 要解决这个问题，您需要检查设计中这些引脚的分配情况，确保每个引脚都被正确地分配到唯一的引脚位置。如果需要，您可以重新分配这些引脚，或者重新安排其他引脚的分配，以避免冲突。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值