vivado中的PACKAGE_PIN与BOARD_PIN

vivado中的PACKAGE_PIN与BOARD_PIN

在阅读xilinx设计示例时，常常在部分IP约束中看到采用BOARD_PIN的形式分配管脚，该方法与常见的PACKAGE_PIN分配管脚区别如下。

针对新建工程时通过选择评估板来确定芯片的工程，例如采用KCU105，VCU118等评估板的特定工程，vivado开发工具内置了对应管脚的名称，可以通过BOARD_PIN的方式来约束管脚，且通过该方式可以省略对管脚电平标准的约束。

需要注意的是，该类约束方法只针对特定的评估板，且需要在对应的原理图中找到相应的特定名称，容易出错，若能够确定管脚位置，还是推荐使用PACKAGE_PIN的形式。

例子：

set_property PACKAGE_PIN {AP8}     [get_ports {led[0]}]
set_property IOSTANDARD {LVCMOS18} [get_ports {led[0]}]

set_property BOARD_PIN {CPU_RESET} [get_ports {rst}]

参考链接：Xilinx社区关于BOARD_PIN的解释