ZYNQ vivado ILA窗口无法弹出来

最新推荐文章于 2024-07-23 10:27:38 发布
最新推荐文章于 2024-07-23 10:27:38 发布
阅读量88 收藏
点赞数 2
文章标签： fpga 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ZHAZHAC/article/details/140561388
版权

最近遇到问题：ILA无法弹出来，上网寻找解决方法，均未解决。

过程：ila探针信号是PL端的！！！！，时钟也是直接是PL端的系统时钟，我直接生成比特流打开hardware，无法弹出ila

不同点：我的代码里面包含了PS端例化的system block design部分

检查：时钟引脚绑定，无问题，示波器也量过

解决：用了vitis烧录，转到vivado打开hardware就可以了

我想我这个PL部分的东西和PS也没任何关系啊，不知道根本原因是啥

LTL35
关注
  • 2
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado-警告-没有Debug ILA core, Probes窗口空白
理论结合实践，开启你的电子学习新方案！
10-24 9692
大概是说设计里没有ILA core，但是debug文件里有ILA core，而且debug probes窗口下什么也没有。但是，我综合后明明插入了debug core呀，而且在约束文件里也自动生成了相关信息，查看schematic，也添加了debug相关的两个元件，为毛program时就是看不到呢？ 解决： 1： VIO 和 ILA 的CLK 有问题。 2： 我查的X...
vivado下载程序后不弹出ila窗口，且提示WARNING: The debug hub core was not detected
da_hei的博客
06-28 7642
原因：因为加了ps，所以要先用vitis运行ps 然后再在vivado中下载就好了 正常情况是这样的，没有运行ps的话没有下图红框中的ila
Vivado 在线调试之 ILA 核 解决 遇到的问题
07-24 5034
一、先把程序写上： module adv7391( input sys_clk_p, input sys_clk_n, // input wire en_clk, //27MHz // input reset_ok, input wire rst_n, // output wire mreset, output wire SCL, ...
VIVADO 上版找不着ILA，报错[Common 17-162]
chenge6688的博客
04-24 548
把管脚约束重新打勾，再打开xdc文件，确认ila已经添加进去。
vivado ila烧录完之后检测不到
Z_Myue的博客
07-08 182
原因是dbg_hub的clk异常，需要用一个free running colock。添加debug信号保存之后vivado会自动选择一个设计中的时钟作为dbg_hub的clk，自动选择的clk有问题的话可以在xdc文件里修改，重新选择一个时钟。dbg_hub将多个ila code与jtag连在一起，手动选择时钟的时候可以选择所有ila code中频率最高的时钟作为dbg_hub的clk。
当vivado找不到ila时候
oldmoney
10-16 1006
之后会进行refresh。注意不是烧写bit/pdi。
vivado----fpga硬件调试 ----找不到ila核问题及解决
baivhniq的博客
06-06 3050
转帖 ILA无触发，参考下文 https://blog.csdn.net/yc16032399/article/details/83153952
42_ZYNQ7020开发板Vivado配置RAM并用Vivao自带逻辑分析仪分析
09-10
RAM是FPGA中常用的基础模块，可广泛用于存储数据，同样它也是ROM，FIFO的基础。 xilinx在Vivao里为我们已经提供了RAM的IP核，我们只需要通过IP核例化...并用在线逻辑分析仪ila，观察RAM的读写时序和从RAM中读取的数据。
米联客ZYNQ初学者.zip
04-06
4. **软件开发环境**：熟悉Xilinx的Vivado工具，它是ZYNQ项目开发的核心，涵盖了硬件设计、软件开发和系统集成等多个环节。 5. **嵌入式系统开发**：了解如何在ZYNQ上搭建Linux系统，包括内核编译、设备树配置、根...
ZYNQ-UG585中英文文档
07-11
7. **调试工具**：掌握使用Xilinx的Vivado SDK、ILA（Integrated Logic Analyzer）和硬件调试工具进行系统级调试的方法。 在深入学习过程中，你可能需要结合实际项目来实践这些知识，通过编写代码、配置IP核、设计...
Vivado使用误区与进阶.rar_Vivado使用误区与进阶_vivado
07-15
这部分内容将介绍如何使用ILA（Integrated Logic Analyzer）进行硬件调试，以及如何使用Zynq SoC的硬件和软件协同开发环境进行系统级别的调试和优化。 总的来说，《Vivado使用误区与进阶》这份资料全面涵盖了从项目...
Zynq中文参考.rar
07-20
8. **实时调试**: Vivado工具支持硬件调试，如ILA（Integrated Logic Analyzer）和JTAG，帮助开发者在实际运行环境中定位和解决问题。 通过阅读《Zynq中文参考》文档，读者可以学习到如何配置和优化Zynq平台，理解...
以System用户运行的系统及服务，无法显示界面
n_fly的博客
03-23 2294
在开发守护进程时，遇到一个问题，发了一天时间，才找到问题的思路。特记录下:[问题]将A.exe注册为服务，通过执行WinExec("B.exe的完整路径"{非注册服务}, SW_HIDE),启动B.exe时，在任务管理器中也存在相应进程，但是**无法显示界面**,这是什么原因?[原因]因为A.exe是系统权限,它在session 0,而B.exe他是session1.当A程序运行在session0...
3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案
qq_43416206的博客
11-05 2175
问题描述 有的用户在使用下载器调试带有ILA的工程时，出现某些异常情况，目前已知的异常有： （1）下载过程中报错，而且底部Tcl Console出现大量报错信息 Tcl报错信息，从第三行可知，系统提示降低速率，但是未具体说明降低哪里的速率。 （2）点击开始采样后，不出波形也无任何报错信息 （3）开始采样后，不采集或采集的波形不变化，且底部的Tcl Console有报错 （4）开始采样后，采集失败并且底部Tcl Console出现大量报错信息 （5）连接已烧录ILA程序的开发板时，出现连接不上或者连
使用vivado的ila在线调试
热门推荐
mkelehk的专栏
04-27 1万+
可以在rtl代码中添加(*mark_debug = "true"*)属性来修饰变量，但不好！我一般是新建一个xdc文件（不要在原本的约束文件上添加，因为vivado会自动添加一些ila的约束到文件后面，需要分割开来，便于解耦），在里面添加约束：如，set_property MARK_DEBUG true [get_nets yc_hs]set_property MARK_DEBUG true [g...
Vivado debug出现问题（The debug hub core was not detected）
betterman23的博客
10-10 5862
问题： 如上图所示，在vivado中debug出现了这个问题，明明加了ila，但警告出现问题，不会跳出调试界面。 原因：查了一圈都说是时钟有问题，按照一些博客去调整，发现还是没用。在某一个瞬间突然想起来，我这边ila得时钟接的是ZYNQ PS产生的clk，我都没上电复位PS，它哪来的时钟。 ...
vivado 在线逻辑分析仪 ila 无法打开的原因
m0_46295742的博客
05-26 1万+
vivado ila
Xilinx FPGA芯片命名规则
m0_46498597的博客
02-02 2363
1.1 Xilinx FPGA芯片命名规则 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA芯片命名规则； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。
【嵌入式硬件】快衰减和慢衰减
最新发布
qq_39200110的博客
07-23 752
在使用直流有刷电机驱动芯片A4950时，这款芯片采用的是PWM控制方式，我发现他的正转、反转有两种控制方式，分别是快衰减和慢衰减。
zynq vivado
08-30
Zynq Vivado 是一个针对 Xilinx Zynq 系列可编程逻辑设备的集成开发环境。它提供了一个图形化的用户界面，用于设计、实现和验证嵌入式系统。使用 Vivado，您可以创建自定义的硬件设计，包括处理系统 (PS) 和可编程逻辑 (PL) 部分。它还提供了丰富的 IP 核库，用于加快设计开发的速度。您可以在 Vivado 中进行设计约束、逻辑综合、布局和布线等操作，最终生成一个可下载到 Zynq 设备的比特流文件。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值