本文介绍了FPGA设计中的时序分析概念，强调了扇出和扇入对模块设计的影响，以及如何通过静态时序分析来提高系统工作频率和稳定性。时钟偏斜、数据到达时间、建立时间和保持时间等关键参数被详细阐述，为优化 FPGA 设计提供了指导。
模块的扇出是指模块的直属下层模块的个数。一般认为，设计得好的系统平均扇出是 3 或 4。一个模块的扇出数过大或过小都不理想，过大比过小更严重。一般认为扇出的上限不超过 7。扇出过大意味着管理模块过于复杂，需要控制和协调过多的下级。解决的办法是适当增加中间层次。一个模块的扇入是指有多少个上级模块调用它。扇入越大，表示该模块被更多的上级模块共享。
设计得好的系统，上层模块有较高的扇出，下层模块有较高的扇入。其结构图像清真寺的塔，上面尖，中间宽，下面小。
静态时序分析的前提就是设计者先提出要求，然后时序分析工具才会根据特定的时序模型进行分析，给出正确是时序报告。进行静态时序分析，主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味
着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线，以减
小逻辑和布线延时，从而提高工作频率。
（寄存器到寄存器级。从左至右：数据延时，时序余量，数据到达时间，数据需求时间，数据建立时间，最小周期，时钟偏斜）
时钟偏斜（clock skew）：是指一个时钟源到达两个不同寄存器时钟端的时间偏移。
及 Tskew = Tclk2 - Tclk1
数据到达时间： Data Arrival TIme = Launch edge + Tclk1 + Tco +
最低0.47元/天 解锁文章
2296
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
