Xilinx zynq vivado工程搭建

最新推荐文章于 2023-07-02 10:50:00 发布
最新推荐文章于 2023-07-02 10:50:00 发布
阅读量1k 收藏 6
点赞数 1
分类专栏： FPGA 文章标签： vivado
转载请关注我的-公众号-青儿创客基地-QQ技术交流群852283276
本文链接：https://blog.csdn.net/Zhu_Zhu_2009/article/details/99940042
版权

作者

QQ群：852283276
微信：arm80x86
微信公众号：青儿创客基地
B站：主页 https://space.bilibili.com/208826118

方法

新建工程，一路默认到选择器件，这里根据项目选择自己的芯片，
186
新建Block Design，
187
添加IP，
188
这里先添加zynq，
189
点击Run Block Automation，
190
双击zynq的图标，配置CPU和外设，首先是时钟，我的是33.33MHz，FCLK是PS提供给PL用的时钟，
在这里插入图片描述
配置DDR，这里只配了Memory Part参数，我们假定PCB Layout是完美的，
192
配置外设，
193
点击OK，确定，创建顶层文件，
194
点击Run Synthesis，进入Synthesis Design，添加约束，编译即可。
外接了axi模块，
195

三遍猪
关注
  • 1
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
玩转Zynq连载17——新建Vivado工程
qq_45922361的博客
12-20 1409
特权同学玩转Zynq连载17——新建Vivado工程 1 新建Vivado工程 在本节，我们一起来动手使用Vivado创建一个FPGA工程。 首先，我们在电脑的硬盘中创建一个名为“project”的文件夹，注意这个文件夹所在的路径名称中不要有任何的中文和符号（下划线除外），即以数字和字母为主，例如笔者的路径为“D:\myfpga\Zstar\project”。 打开Vivado，进入主界面后，如...
zynq系列之-----zynq平台的简易工程搭建
HHH的博客
12-18 2113
本文主要讲述 zynq平台的简单工程搭建，从pl端到ps端的工程。 这个工程要搭建一个ps端的iic接口，pl端个led灯接口。 使用的软件：vivado 2018.3. pl端： 由于使用到了zynq，所以在pl端必须使用原理图模式搭建工程。 1、所以在自己的工程中，"Create Block Design" 创建自己的zynq 2、在界面中添加 3、选择主时钟 4、选择bank电压，这个要和自己的原理图对应 5,选择iic和串口，串口是用于打印的。 6、选择ddr的配
使用VIvado14.1SDK配置ZYNQ7000双核无操作系统通讯
05-23
通过最新Xilinx的Vivado14.1实现了ZYNQ7000双核通讯 资源缺陷：该工程生成的amp_fsbl.elf不能正常使用(用ISE14.7的SDK编辑即可使用)
第二节，zynq新建工程，调试及加载
想做一条贪吃蛇
03-28 1616
新建工程 1，打开vivado2017.4，在出现的对话框中选择创建一个工程，如图1所示。这一步是为了创建一个ZYNQ的工程。 图1 2，点击创建工程后，出现对话框如图2所示，然后点击对话框中的下一步。这一步表示这是一个创建工程的向导，通过该向导去新建一个工程。 图2 3，此时会出现一个对话框如图3所示，这一步给工程命名，并且确定工程的保存路径，下面的小勾表示创建一个和工程名字相...
基于XDMA的PCIE VIVADO工程
07-25
《基于XDMA的PCIE工程》参照https://blog.csdn.net/qq_40147893/article/details/118565988博客。
linux项目工程资料-Vivado+PetaLinux 为 Xilinx Zynq7 搭建 Linux 系统.zip
最新发布
03-05
【无积分此资源可私信博主有偿获取】 Linux项目是一个开放源代码的操作系统项目，由林纳斯·托瓦兹（Linus Torvalds）于1991年首次发布。该项目以Linux内核为核心，围绕其构建了一个完整的操作系统，包括各种系统...
Linux系统设计-使用 Vivado+PetaLinux 为 Xilinx Zynq7 搭建 Linux 系统
01-10
所有源码，资料均经过严格测试，可以直接运行，可以放心下载使用。有任何使用问题欢迎随时与博主沟通，第一时间进行解答！Linux系统是一个免费使用和自由传播的类Unix操作系统，基于POSIX和UNIX的多用户、多任务、...
基于Vivado创建Zynq-­‐7000全接触
08-10
基于Vivado创建Zynq-7000全接触是嵌入式系统开发中的一种常见应用场景，本文将对此过程进行详细的指导，从创建工程到输出“hello world”，涵盖了整个开发过程。 Step 1: 创建工程 在Vivado中创建一个新的工程，...
SDSoC硬件平台搭建 zynq mpsoc
11-26
SDSoC硬件平台搭建ZYNQ MPSOC 本文将详细介绍如何从0开始对SDSOC硬件环境进行搭建，以方便研发工作。...通过配置Vivado硬件工程、编写Tcl文件和运行SDx Terminal，可以快速搭建基于ZYNQ MPSOC的应用系统。
@Zynq开发全过程概览.pdf
04-13
本资源为Zynq开发全过程概览，涵盖了Zynq开发的整个流程，包括Vivado Block设计、SDK设计、Linux内核裁剪等。 Zynq介绍 Zynq是一种基于ARM Cortex-A9处理器的系统级芯片（SoC），具有高性能、低功耗和高灵活性的...
鹏哥DIY--ZYNQ进阶之路13工程.rar
05-21
该工程为本博主博客：ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯， 的示例工程，希望对的广大博友有所帮助
AXI DMA测试Vivado工程，含XSDK FSBL Project和Application Project
05-03
此压缩包内含测试AXI DMA的Vivado工程、XSDK FSBL Project和Application Project（包含测试代码）。
xilinx zynq-7000开发环境搭建
12-14
文件详述了zynq-7000开发环境搭建方法。
黑金zynq-7010的vivado工程文件2
12-12
这是黑金的zynq-7010/7020的vivado工程源文件2，一共三部分，这是第二部分
【zynq】vivado sdk没有自动生成驱动
dx123134的博客
03-19 3733
在修改vivado工程，添加新的模块后，没有自动生成驱动，xparameters.h和BSP中的libsrc均没有正确生成驱动。 点击Modify this BSP‘s Settings 可以看到，新加入的axi_bram的驱动是none。 点击Driver列的下选框，选择bram或generic都会有以下错误 An error has occurred. See error lo...
听说Zynq - 手把手教你建立第一个工程
不只会拍照的程序猿
05-14 652
概述ZYNQ 是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合。注意1、ZYNQ 是由两个主要部分组成的...
2020.5.20 Xilinx FPGA Zynq DMA驱动
clancy_lee的博客
05-20 1993
PL端参考本文： http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html https://blog.csdn.net/qq_20091945/article/details/70194026 github： *使用 vivado2018.2 ，linaro15.4，设备树卡一半内存，设置一半留给操作系统，一半留给FPGA做共享内存，参考微博： https://blog.csdn.net/weixin_40604731/art
ZYNQ详细设计之VIVADO相关操作
weixin_50835177的博客
04-01 3994
这些外设主要包括 USB 总线接口，以太网接口（ENET），SDI/SDO 接口，I2C 总线接口，CAN 总线接口，UART 接口，GPIO 等。其中BOOT.BIN是由3部分组成的(boot.elf, .bit, fsbl.elf)，boot.elf这个是由交叉编译环境产生的，相当于ssbl，.bit文件是PL使用文件，fsbl.elf这个是fsbl。PS开发有两种方式：即传统的arm的方式和xilinx方法(这个是生成一个elf文件，这个elf文件包括了硬件配置信息(xmp)和裸跑程序(c文件))。
ZYNQ-Linux开发之（二）Vivado工程搭建、Block Design设计搭建、PS、PL的IP核的使用配置
qq_38584212的博客
07-02 5808
其他可能需要配置的是PL Fabric Clocks，根据之后添加PL的IP核所需的时钟确定，比如本工程的PL的IP核中有的需要100M时钟，有的需要200M时钟，有的需要125M时钟，还有的需要10M时钟，则可按下图设置，对于精度要求不高的IP核，还可以通过添加时钟的IP来进行时钟的倍频实现需要的时钟。4. SD有两个可选，一般设计中SD0为SD卡槽，SD1为EMMC，若为板卡存在EMMC芯片则SD0和SD1都需要勾选，无论是否有EMMC，SD0都是必须选择的。
基于xilinx zynq 嵌入式软硬件协同设计实战指南 pdf
07-05
作者通过实例演示了如何利用Zynq芯片进行软硬件协同设计，包括环境搭建、工具使用和开发流程。 其次，本书深入介绍了基于Xilinx Vivado开发套件的FPGA设计流程。作者通过实例展示了如何使用Vivado进行RTL设计、综合...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值