stm32学习笔记——NVIC中断相关寄存器

CM3 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256 级的可编程中断设置。

但 STM32 并没有使用 CM3 内核的全部东西，而是只用了它的一部分。

STM32 有 84 个中断，包括 16 个内核中断和 68 个可屏蔽中断，具有 16 级可编程的中断优先级。

而我们常用的就是这 68 个可屏蔽中断，但是 STM32 的 68 个可屏蔽中断，在 STM32F103 系列 上面，又只有 60 个（在 107 系列才有 68 个）。                                                                                                                                                                      ——stm32F103开发指南

 也就是说stm32f103除了16个内核中断外还有60个可屏蔽中断，这些都是开发板内部的中断，下面对相关的寄存器进行讲解。

结构体总览

typedef struct
{
 __IO uint32_t ISER[8]; /*!< Interrupt Set Enable Register */
 uint32_t RESERVED0[24];
 __IO uint32_t ICER[8]; /*!< Interrupt Clear Enable Register */
 uint32_t RSERVED1[24];
 __IO uint32_t ISPR[8]; /*!< Interrupt Set Pending Register */
 uint32_t RESERVED2[24];
 __IO uint32_t ICPR[8]; /*!< Interrupt Clear Pending Register */
 uint32_t RESERVED3[24];
 __IO uint32_t IABR[8]; /*!< Interrupt Active bit Register */
 uint32_t RESERVED4[56];
 __IO uint8_t IP[240]; /*!< Interrupt Priority Register, 8Bit wide */
 uint32_t RESERVED5[644];
 __O uint32_t STIR; /*!< Software Trigger Interrupt Register */
} NVIC_Type;

 ISER：中断使能寄存器，共8个32位一共256位，每位控制一个中断，但由于stm32f103只支持60个可屏蔽中断，故仅ISER[0]的32位和ISER[1]的28位有用，哪一位对应哪一个中断在stm32f10x.h中有声明。

ICER：中断除能寄存器，顾名思义，可以让清除某个中断的使能。寄存器位和中断的对应关系与ISER相一致。

以上两个寄存器，仅在写入1的时候有作用，当写入0时不会发生任何变化，这样做的好处是不需要担心写入0会影响其他中断的状态，只需要对想要修改的中断位写入1。

---

ISPR：中断挂起寄存器，通过置1，可以令正在运行的对应中断挂起，转而执行优先级更高的中断，写入0无效。

ICPR：中断解挂寄存器，通过置1，可以解除挂起，写0无效。

---

IABR：中断激活标志位，这是一个只读寄存器，用于标志中断是否在被执行。

IP：由240个8位寄存器组成的寄存器组，CM3内核支持240个外部中断，stm32f103的60个可屏蔽中断由前60个IP寄存器控制。IP寄存器仅高4位有用，低4位保留，用于写入寄存器的抢占优先级和响应优先级。

相关链接：stm32学习笔记——中断组别和优先级配置_最弱勇者哀嚎地-CSDN博客中断组别配置，NVIC中断函数在misc.c文件中NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup);NVIC_PriorityGroup有5个有效参数，对应0~4五个中断组#define IS_NVIC_PRIORITY_GROUP(GROUP) (((GROUP) == NVIC_PriorityGroup_0) || \ ((GROUP) == NV..https://blog.csdn.net/Zn_Hua/article/details/120687412