FPGA零基础学习之Vivado-锁相环应用指南

最新推荐文章于 2023-09-21 10:24:07 发布
最新推荐文章于 2023-09-21 10:24:07 发布
阅读量333 收藏 1
点赞数 1
文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ZwqDatabase/article/details/132932210
版权
Matlab 专栏收录该内容
83 篇文章 21 订阅 ¥59.90 ¥99.00
订阅专栏

锁相环（Phase-Locked Loop，简称PLL）是一种常见的电路模块，用于在数字系统中生成稳定的时钟信号或频率倍增/分频。在FPGA设计中，Vivado是一款流行的开发工具，它提供了强大的PLL集成和配置功能。本文将为零基础的FPGA学习者介绍如何在Vivado中使用锁相环模块，并提供相应的源代码示例。

  1. Vivado中创建工程和添加锁相环IP核

首先，打开Vivado并创建一个新的工程。选择适当的目录和工程名称，并根据需要选择FPGA设备型号。创建工程后，Vivado将自动为您打开设计界面。

在设计界面的左侧导航栏中，展开"IP Integrator"选项，右键单击"Design Sources"文件夹，并选择"Add IP"。在弹出的对话框中，可以搜索并选择"Clocking Wizard"或"PLL"作为锁相环IP核。

  1. 配置锁相环参数

在添加锁相环IP核后，双击它以打开配置界面。您可以在该界面上设置锁相环的各种参数，例如输入时钟频率、输出时钟频率、倍频因子等。

输入时钟频率是指锁相环的输入信号频率，输出时钟频率是您期望锁相环生成的稳定时钟信号频率。倍频因子决定了输出时钟频率与输入时钟频率之间的倍数关系。根据您的需求，可以根据具体的FPGA器件规格设置这些参数。

  1. 连接锁相环输入和输出

完成锁相环参数的配置后，您需要将锁相环IP核的输入和输出信号与其他模块进行连接。这可以通过在设计界面上绘制信号路径来完成。

为了将锁相环的输入与FPGA的外部时钟源连接，您可以将其与适当的时钟引脚或输入引脚相连。同样地，将锁相环的输出与其他模块的输入引脚相连

了解本专栏 订阅专栏 解锁全文
ZwqDatabase
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
订阅专栏
FPGA零基础学习之VIVADO-锁相环使用教程
qq_43416206的博客
05-31 367
锁相环是我们比较常用的IP核之一。在顶层文件当中，我们需要例化我们的IP核，那么我们需要先打开IP Sources，我们会看到我们新建的IP，然后点开之后会看到第一个选项Instantiation template，打开之后又会看到一个.veo文件，双击打开就可以看到我们ip核的例化头文件。观察波形可以看出，在复位结束之后的一段时间内，输出是没有波形的，在这段时间，IP核的输出还不稳定，所以看不到波形，在黄色光标处，locked信号拉高，此时表明输出稳定，我们观察后续波形的周期，跟我们定义的频率正好对应。
锁相环技术原理及FPGA实现
03-27
高清扫描版PDF，含章节书签。 本书既有锁相环原理又有工程实现，值得一看。 尤其是关注数字锁相环的同学，可以了解一下。
mif文件/coe文件的创建
lianglei665的博客
03-13 1695
mif文件/coe文件的创建 在FPGA中使用ROM的应用是十分常见的，但数据较少时，可以直接使用Quartus II 或者Vivado工具直接产生mif文件或者coe文件。但当数据量很大的时，在EDA工具中，一个个输入这是非常繁琐的、不现实的，针对这种情况，一般是使用如matlab、C等高级语言产生mif文件/coe文件，然后添加到EDA工具中。 coe文件的创建 ​ 在Vivado中创建ROM时，需要利用coe文件初始化ROM。下面将创建一个含有正弦波的coe文件。 depth =256;
Vivado PLL锁相环 IP核的使用
大码猴
07-09 2372
使用的FPGA是Xilinx的XC7A35TFGG484-1，使用Vivado调用PLL IP核来实现倍频效果，使50Mhz的晶振时钟源倍频到100Mhz、200Mhz和400Mhz。
锁相环PLL（一）Xilinx PLL IP核使用方法
热门推荐
刘兵马俑的博客
08-29 2万+
新建IP核文件          如图所示，在“Design à Implementation”下的任意空白处单击鼠标右键，弹出菜单中选择“New Source …”。          在弹出的“New Source Wizard à Select Source Type”下，如图所示，选择文件类型为“IP (CORE Generator & Architecture
Vivado下的PLL（锁相环）实验
m0_58413328的博客
10-31 5672
学习Vivado的PLL IP核使用。 zynq7000系列提供的晶振时钟源是有限的，为了得到分频或者倍频，学习使用PLL。 CMT：clock management tiles：时钟管理单元。每个CMT包含一个混合时钟管理(MMCM)和一个锁相环。MMCM与锁相环最大的不同是它可以进行动态相位调整。 CMT： MMCM： PLL: Vivado下的PLL实验： 打开Vivado，新建工程，填上工程名，选择路径，选择芯片型号： 左上角选择IP catalog,搜索clock...
FPGA——PLL锁相环简介
nmnmnmnmnnm的博客
08-09 2061
FPGA——PLL锁相环PLL简介创建PLL_IP核 PLL简介 PLL是一种反馈控制电路，其特点是利用外部输入的参考信号控制 环路内部震荡信号的频率和相位。 Quartus II软件提供了锁相环PLL的IP核,对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移（0°~360°）和可编程占空比的功能。 创建PLL_IP核 1.Tools > MegaWizard Plug-In Manager 2. 创建一个新的IP核，NEXT 3.找到ALTPLL，设置其他等，NE
FPGA | 时钟问题
qq_45776815的博客
03-07 1703
无论是用可编程逻辑元件，还是用全定制元件实现任何数字电路，设计不良的时钟在极限温度、电压或制造工艺偏差的情况下将导致系统错误的行为，所以可靠的时钟设计是非常关键的。在FPGA设计时通常采用以下四种时钟：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。
FPGA学习 PLL锁相环
m0_53606280的博客
03-25 2868
以vivado实例介绍PLL锁相环的结构与使用
【Vivado】clock ip核的使用
weixin_45239657的博客
10-04 7035
PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。其具有时钟倍频、分频、相位偏移和可编程占空比的功能。
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
09-09
MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。 使用的板子是zc702
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
20201009_约束文件ug903-vivado-using-constraints.pdf
10-16
20201009_约束文件ug903-vivado-using-constraints.pdf
ug953-vivado-7series-libraries.pdf
04-23
Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide UG953 (v2022.2) October 19, 2022
ug902-vivado-high-level-synthesis.pdf
06-12
UG902 - Vivado Design Suite User Guide: High-Level Synthesis (v2019.1), UG902最新版本
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
Vivado中PLL IP核例化
Gdadiao123的博客
02-04 2万+
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，这是同步时序电路的关键，这时就需要使用到时钟向导IP，下面就介绍一下在vivado中进行PL开发时调用IP的方法。     首先打开vivado，新建一个RTL项目。     点击导航窗口上的IP Catalog 选项，如图一所示： 图一      在search处搜索自
vavido 软件调用IP核仿真
xiehang_0615的博客
01-29 1627
方案1： 步骤： 第一步： 创建工程文件，在工程文件中，添加IP核模块，例如:乘法器IP核 1. 点击create Block design 2. 添加乘法器IP核 3. 对IP核进行简单设置后 ，添加端口，如图： 4. 在IP source里面点击右键生成HDL wrapper 5. 打开Hierarchy界面，在.v代码中修改生成文件代码 6. 启动仿真即
Vivado中增加源文件界面中各选项的解释
最新发布
YprgDay的博客(Yuan make progress everyday)
09-21 1440
本文对Vivado中增加源文件界面Add or Create Design Sources和Add or Create Smulaton sources中的选项Scan and add RTL include files into project、Copy sources into project和Add sources from subdirectories作出解释。
vivadohlsdsp_FPGA硬件加速学习vivado hls-----------------卷积加速
06-01
对于使用 Vivado HLS 进行 FPGA 硬件加速的卷积加速问题，我们可以通过以下步骤实现： 1. 将卷积操作转换为 C/C++ 代码，以便在 Vivado HLS 中进行进一步的优化。 2. 在 Vivado HLS 中使用 pragma 指令进行优化，例如 unroll、pipeline、array_partition 等。 3. 将优化后的 C/C++ 代码传递给 Vivado 编译器进行综合和实现。 4. 在 Vivado 中使用 Block Design 工具将实现的 IP 核集成到系统设计中。 5. 在 SDK 中编写驱动程序，并将其运行在 FPGA 上进行测试。 需要注意的是，卷积操作的优化涉及到许多细节，如数据重用、缓存优化、流水线优化等。因此，在使用 Vivado HLS 进行卷积加速时，需要深入了解硬件加速的原理和 Vivado HLS 工具的使用技巧。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值