高速ADC测试心得_输入时钟频率计算

最新推荐文章于 2025-03-02 08:59:10 发布
最新推荐文章于 2025-03-02 08:59:10 发布
阅读量1.9k 收藏 4
点赞数
分类专栏： ADC测试 文章标签： 深度学习 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiaohai326/article/details/122330941
版权
本文探讨了ADC中相干采样技术的应用原理及其数学关系。介绍了如何通过选择合适的输入信号频率与采样频率来减少频谱泄露，提高FFT分析精度，并举例说明了具体参数设置方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

ADC的动态参数是对正弦波的采样数据进行FFT频谱分析间接计算得到，为了在FFT处理时不发生频谱泄露，从而得到更准确的结果，一般采用相干采样的方式，即需选择特定频率的输入信号与采样频率，从而使得采集到的采样数据能在记录长度内转换的代码尽可能多。这是通过输入信号频率与采样频率之间的一种基本关系实现的，其数学关系如下所示：

finfs=NcyclesNsamples  

其中，fin为输入信号频率，fs为采样频率，Ncycles为完整采样的周期数，Nsamples为采样总点数，为方便FFT处理，Nsamples取2的整数次幂，Ncycles取与Nsamples互质的整数。

例如，当用相干采样时，设定输入信号频率为85MHz，周期为11.76ns，采样率为400MHz，采样时间为2.5ns，采样总点数Nsamples为16384=2^14，通过计算，此时，Ncycles为3481.6，取Ncycles为3483，重新计算输入信号频率应为85.03417098MHz。

疑问1. Ncycles 为什么不取3482，是否因为和85MHz频率太接近？

疑问2. 采样率400MHz, 是否需要2.5ns内读完数据，DCO时钟>800MHz，如何实现？

C8051f320 ADC调试
pinpin_1234的博客
10-30 1921
C8051F320 ADC调试 记录一下调试心得： 1.包含模块： ADC：AMX0P配置采样来源，AD转换时钟来源，特别需留意电压基准控制寄存器的相关配置（REF0CN），采用这部分数据类型需注意，用char类型有些地方容易溢出，折腾了好久。 uart，time等配置之前用到过，注意时钟分频。 2.ADC这里采用的是定时器0溢出中断，之前用到该中断都是转向中断服务程序，所以溢出标志位可以自动...
记录一下stm32F103 ADC的学习心得
qq_43644801的博客
05-06 2978
记录一下stm32F103 ADC的学习心得 目录 配置stm32CubeMx 编写Keil代码 AD的原理在此就不赘述，不了解可以去看下其他文章，说的已经非常详细 一、配置stm32CubeMx 新建一个工程，选择自己的开发板（这里我用的F103RBTx），这里只说一下关于AD的配置，其他的根据需要自行配置 这里使用ADC1，打开了三个通道，分别是IN6、内置的一个模拟温度、标准电压通道...
ADC采样频率计算与时钟频率选择
热门推荐
jingjbuer的专栏
01-16 4万+
ADC10每次采样转换的总时间是： 采样时间+转换时间 其中采样时间可以设置成若干个ADC10CLK，转换时间手册中给出的是13个ADC10CLK，当然还有一个时钟同步时间tsync，但是这个时间小于一个ADC10CLK，粗略计算的话个人感觉就可以忽略了。 所以最终的计算公式是：(n+13)*ADC10CLK，其中n是通过软件设置的。 假设ADC10CLK选择ACLK作为时钟源，ACLK的
高速ADC的性能参数与测试方法
09-04
高速ADC的性能参数与测试方法，对于芯片设计有用
一文讲透高速ADC基本架构
最新发布
weixin_49761275的博客
03-02 911
即使这在芯片上实现是合理的，相邻阈值电压之间的差异也可能小于比较器固有的偏移误差电压，从而导致核心线性度问题，甚至可能出现丢失的输出码。在时钟的低电平期间，电容器上的电压会跟踪输入的模拟信号。在频域中，这通常表现为在奈奎斯特频率（对于双向交错则为采样率的两倍以上）或快速傅里叶变换（FFT）所得频谱中的杂散信号，对于四向交错，则表现为采样率的四倍以上的倍数处的杂散信号。在这个例子中，第一阶段提供了5位的分辨率，第二阶段提供了额外的4位分辨率，而最后阶段提供了额外的5位分辨率，从而得到一个最终的14位样本。
电源技术中的TI的13位ADC在输入频率为210MHz时的SFDR达79dB
12-02
德州仪器(TI)公司推出具备优异动态性能的13位ADC——ADS5440。该器件最高取样速率210MSPS和输入频率210MHz时，信噪比(SNR)达到68dB，无毛刺动态范围(SFDR)为79dB。ADS5440的动态性能有助于改善诸如软件定义无线电、基站功率放大器线性化系统，以及测试测量系统等应用的接收性能。  　　ADS5440采用TI的高速BiCom-III互补双极Si-Ge工艺，在高输入频率时提供最高的SNR和SFDR性能。ADS5440工作在5V电压，从3.3V电源中提供LVDS兼容的数字输出。此外，内部的基准电压和输入缓冲器简化了系统设计要求。ADS5440适合与TI的高
时钟频率是什么意思？
Reborn Lee
09-30 2万+
时钟频率（又译：时钟频率速度，英语：clock rate），是指同步电路中时钟的基础频率，它以“若干次周期每秒”来度量，量度单位采用SI单位赫兹（Hz）。它是评定CPU性能的重要指标。一般来说主频数字值越大越好。外频，是CPU外部的工作频率，是由主板提供的基准时钟频率。FSB频率，是连接CPU和主板芯片组中的北桥芯片的前端总线（Front Side Bus）上的数据传输频率。CPU的主频和外频间存...
matlab测试ADC动态性能的原理
whm128的博客
12-14 1225
模数转换器（adc）代表了接收器、测试设备和其他电子设备中的模拟世界和数字世界之间的联系。正如本文系列的第1部分中所概述的，许多关键的动态参数提供了从给定的ADC中预期的动态性能的准确相关性。本文系列的第2部分介绍了用于测试高速adc的动态规范的一些设置配置、设备建议和测量程序。下面讨论测试高速数据转换器的设置和程序。它包括软件工具，硬件配置，数据捕获和分析仪器，需要测试一个新的10位，+3V，高速数据转换器。如果不小心地执行设备选择、设置配置、布局和基于FFT的分析，它还会警告您可能会遇到的陷阱。
采样率和比特率
Neo的博客
03-02 6224
一、采样率 （也称为采样速度或者采样频率）定义了每秒从连续信号中提取并组成离散信号的采样个数，它用赫兹（Hz）来表示。采样率是指将模拟信号转换成数字信号时的采样频率，也就是单位时间内采样多少点。一个采样点数据有多少个比特。 我们人耳能听到的声音一般在20Hz~20KHz之间，根据奈奎斯特采样定理，采样频率fs大于信号中最高频率fmax的2倍时，采样之后的数字信号便能完整的反应真实信号。所以44.1KHz为常见的采样率。 人的发音器官发出的声音频率大约是80~3400Hz，但人说话的信号平率通常
讲讲我自己对ADC12模块的心得——msp430f5529
07-31
在本文中，作者分享了关于ADC12模块在msp430f5529单片机中的使用心得。ADC12（Analog-to-Digital Converter 12位）是单片机中用于将模拟信号转换为数字信号的重要组件。在配置ADC12时，涉及的主要步骤包括设置时钟、...
ADC0809学习心得
01-14
- CLK：时钟信号，外部提供，频率通常为500kHz，用于控制ADC0809的转换过程。 - EOC（End Of Conversion）：转换结束信号，当转换完成后变为高电平，可用作状态标志或中断请求信号。 - D7～D0：数据输出线，三态...
STM32之ADC实验
aricchen77的博客
01-10 3597
使用固件库提供的函数来获取内部温度传感器数据的效果。 STM32F103VET6处理器内部内置了一个温度传感器，该温度传感器的在内部和ADC1_IN16输入通道相连接，此通道把传感器输出的电压转换成数字值。 需要注意的是，内部温度传感器更适用于检测温度的变化，而不是测量绝对的温度，如果需要测量精确的温度，应该使用外置的温度传感器。 ADC输出的数字值和温度之间的对应关系如下: 本例是使用通道10，采集PC0引脚的输入电压。 #include "stm32f10x.h" #include "stm32f10
ADC应用及设计误区(1)
Rabit5147154的博客
12-29 1395
ADC(analog-to-digital converter)在各种电子电路中是必不可少的器件，连接模拟信号与数字信号的桥梁。没有 ADC，要将模拟信号滤波、求平均等简单功能还可以使用分立 的运放或者专用 的芯片来实现，但是复杂的 FFT 频域分析除了借用仪表将无法进行；而由 ADC 将模拟信号数字化，就可以通过算法实现各种数字滤波、FFT 分析、复杂运算，实现对外界输入信号的多样化分析。本文主要讲一些 低速ADC在应用过程中的常见误区。
STM32—ADC详解
m0_53573725的博客
08-27 5327
STM32f103系列有3个ADC，精度为12位，每个ADC最多有16个外部通道。其中ADC1和ADC2都有16个外部通道，ADC3一般有8个外部通道，各通道的A/D转换可以单次、连续、扫描或间断执行，ADC转换的结果可以左对齐或右对齐储存在16位数据寄存器中。ADC的输入时钟不得超过14MHz，其时钟频率由PCLK2分频产生。
一文讲透ADC中带宽、混叠以及采样等概念
weixin_49761275的博客
01-09 1562
当对信号进行过采样，即信号的输入频率低于采样率的一半时，如奈奎斯特定理所述，ADC输出能够正确地表示输入信号，而当对信号进行欠采样，即信号的输入频率高于采样率的一半时，输入信号会向下混叠至较低的频率，因此我们不会得到输入信号的正确表示。有一条定理称为奈奎斯特-香农采样定理，它告诉我们应以多高的频率对模拟信号进行采样，以保留信号中包含的所有信息。为了更好地理解混叠和频率折叠，我们使用不断增加的频率将信号展开到不同的奈奎斯特区域中，然后可以观察到混叠和折叠之后生成的频谱，因为它会显示在第一个奈奎斯特区域中。
高速ADC采集板卡的时钟模式选择
m0_58306003的博客
04-11 878
这种模式下，设备的时钟信号直接受外部时钟源控制，因此其性能可能受外部环境的影响，但同时也可以允许用户根据特定需求灵活选择时钟频率和精度。- 外部参考时钟输入意味着设备使用外部提供的时钟信号作为操作的时钟参考。这个外部时钟信号由外部时钟源（如外部晶振或其他时钟源）提供。- 内部参考时钟输入意味着设备使用其内部产生的时钟信号作为操作的时钟参考。可供选择：内部参考时钟输入、外部参考时钟输入和外部采样时钟输入。- 外部参考时钟输入允许设备使用外部时钟源，提供更高的时钟精度和灵活性。
AD中的采样率与量化位数
Cheatscat的博客
05-02 1万+
AD芯片的两个最重要参数是采样率和量化位数。我们知道，ADC转换过程包括两个过程：采样和量化。采样率决定了采样过程的时间及精度，量化位数直接决定量化过程的精度。采样过程中有两部分时间，一是采样时间，一是采样保持时间，两部分时间之和构成了采样时间，相邻两个采样点之间的时间倒数即为采样率。采样率必需满足奈奎斯特采样定理：即采样率至少大于等于信号最高频率的2倍，采样后的信号才不会发生混叠。AD7606的...
浅谈ADC驱动器设计
Symean的博客
08-29 1833
在上一小节中，应用电路中出现单变压器和双变压器的电路，对于变压器（巴伦）本身，其自身的相位不平衡和幅度不平衡是一直存在的，由于这些不平衡的因素，变压器（巴伦）的输出端上会产生一些非线性变化，尤其是二次和三次谐波最为明显，其中影响最大的是三次谐波（相位不平衡导致的），这会直接影响到系统。，但是很遗憾，对于变压器（巴伦），相位及幅度是不平衡的，这是变压器的工艺所决定的，无法本质上消除，相位及幅度不平衡对输出信号的影响，主要体现在谐波抑制的性能上，同时相位不平衡影响是最大的，关于相位及幅度不平衡将在“浅谈。
STM32关于ADC的时钟频率和采样时间设置
peixu1314的博客
09-08 2万+
1.关于STM32 ADC的工作频率 STM32F1系列单片机的ADC都是12位的ADC，通过过采样原理也可以实现14位精度采样，这样可以达到更高的精度。 STM32 ADC的时钟不要超过14MHz，否则转换精度会下降。 每个转换通道都可以单独配置采样的时间周期，单个通道最大转换速率为1us。 2.关于STM32 ADC的转换时间周期计算 每个通道都可以单独配置为不同的采样时间，单个通道的转换时间计算公式为： Tconv = Sampling time + 12.5 cycles. 例
个人PIC学习心得分享：串口与ADC原理深入探讨
根据所提供的文件信息，本篇知识点内容将围绕“PIC学习资料---个人学习的心得”这一主题，对串口通信原理、模拟数字转换(ADC)原理以及PIC单片机相关资料进行详细阐述。 标题：PIC学习资料---个人学习的心得 串口...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值