@(posedge clk)
@(posedge clk) 等待clk时钟上升沿，只执行一次，和wait()语句类似；always@(posedge clk)描述一个D触发器。
＠使用沿触发； wait语句都是使用电平触发。
本文详细介绍了Verilog中(@(posedge clk))语句的用法，它用于等待时钟的上升沿触发事件，与wait()语句相比较，阐述了两者的触发方式差异。同时，讨论了always@(posedge clk)块在描述数字逻辑，尤其是D触发器时的作用，帮助读者深入理解数字逻辑设计的基础知识。
1379
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
