浅谈基于FPGA的电路设计
报告人:吴爱平
2005/11/13
参考资料
VHDL电路设计技术 国防工业出版社
CPLD系统设计技术入门与应用 电子工业出版社
基于FPGA的嵌入式系统设计 西电出版
Altera FPGA/CPLD设计(基础篇) EDA先锋工作室
网站:
WWW.PLD.COM.CN
WWW.EDACN.NET
WWW.ALTERA.COM
浅谈基于FPGA的电路设计
FPGA概述
设计过程
注意事项
温馨提示
如果你打算5年成为高手,你可能2-3年就可以达到;
如果你打算1年成为高手,你可能5年达不到。
汇报结束,敬请批评指正!
FPGA概述
可编程器件发展历程及现状
内部结构及实现原理
开发平台
硬件开发语言
PLD发展历程及现状
FPGA(Field Programmable Gates Array)
CPLD (Complex Programmable Logic Device)
三大公司
全球最主要的可编程逻辑器件厂商
Altera
Xilinx
Lattice
ALTERA公司器件简介
早期器件:FLEX10 K LC84 TC144 BC356
FLEX10KA TC100 BC356
ACEX1K 1K10 1K30 1K50
MAX7000 EPM7128
主流器件: MAX II EPM240 570 1270
Cyclone EP1C3 4 6 12 20
Stratix EP1S10 20 25 30
下一代器件: CycloneII EP2C5 8 20 35 50 70
Stratix II EP2S15 30 60 90 130
XiLinx公司器件简介
早期器件:XC3000 XC4000 XC9500
XC9536,XC9572,XC95144
主流器件:XC9500XL XC9536XL,72XL
Spartan 3/3L XC3S50,200,400
Virtex II XC2V40,80,250
下一代器件:Spartan 3E XC3S100E,250E
Virtex-4 LX 4VLX15,25,40,60
SX 4VSX25,35,55
FX 4VFX12
Lattice公司器件简介
早期器件:isp1000/2000/5000/8000
ispLSI1016,1024,1032,1048
主流器件:ispMACH4000 V/B/Z
ispMACH4032V,64V,128V,256V
ispMACH4032B,64B,128B,256B
ispMACH4032Z,64Z,128Z,256Z
Lattice EC/ECP
EC1,EC3,EC6/ECP6,EC15/ECP15
代理商
ALTERA公司
骏龙(Cytech) 艾睿(Arrow)
时代益华(Achieva)富昌(Future)文晔(Wintech)
XiLinx公司
盈丰( Insight)和安富利(AVNET )
Lattice公司
金龙电子 威建实业 彦阳科技
内部结构及实现原理
兰 色:逻辑阵列块
红色:连线资源
黄色:输入输出块
内部结构及实现原理
基于乘积项(Product-Term)
基于查找表(Look-Up-Table)
基于乘积项
基于查找表
传统CPLD/FPGA的区别
结构不同
工艺不同
集成度
掉电情况
配置电路
Tpd时间
POR时间
主要开发平台
Altera公司 MAX PLUS II
QUARTUS II
开发工具 Xilinx公司 Foundation
ISE
Lattice公司 ispLEVER
ispDesignEXPERNT
第三方工具
ModleSim
Active HDL
Synplify/ Synplify Pro
Debussy
IP Core
SOPC Builder
DSP Builder
硬件开发语言
ABEL
AHDL
Verilog
VHDL
systemC和Handle-C
ABEL
这是一种早期的硬件描述语言。支持逻辑电路的多种表达形式,其中包括逻辑方程,真值表和状态图。 ABEL语言从早期可编程逻辑器件(PLD)的设计中发展而来ABEL-HDL被广泛用于各种可编程逻辑器件的逻辑功能设计。
如GAL 、LatticeispEXPERT,Xilinx的FOUNDATION和WEBPACK等EDA软件中。从长远来看,ABEL-HDL只会在较小的范围内继续存在。
AHDL
ALTERA公司发明的HDL,特点是非常易学易用,学过高级语言的人可以在很短的时间(如几周)内掌握AHDL。
缺点 :移植性不好,通常只用于ALTERA自己的开发系统。
Verilog
Verilog HDL就是在应用最广泛的C语言的基础上发展起来的一种件描述语言。1990年CADENCE公司公开发表了Verilog HDL,并成立LVI组织以促进Verilog HDL成为IEEE标准,即IEEE Standard 1364-1995。
特点:
1、语法自由
2、国内资料相对较少
3、IC设计中,90%的公司使用
4、可以利用EDA工具进行逻辑综合和优化
VHDL
全称: Very-High-Speed Integrated Circuit HardwareDescription Language
诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 有IEEE-1076和IEEE标准的1076-1993版本。
特点:
1、发展较早,语法严格
2、可以利用EDA工具进行逻辑综合和优化
3、VHDL丰富的仿真语句和库函数
开发设计
软件设计
下载板(线)的制作
硬件设计
用户板的制作
软件设计流程
下载配置模式
下载板电路图
下载板电路图
用户板的制作
选择配置模式
FPGA芯片库的制作
FPGA外围电路的制作
设计中注意事项
软件设计
硬件设计
软件设计注意点
合理规划设计实体
进程中敏感信号的选取
避免使用latch
双向电路的输出控制
多看RTL门级电路
多用逻辑锁定
多用同步电路,少用异步电路
多用全局时钟,少用门控时钟
硬件设计注意点
下载配置方式的选取
供电电压 VCCINT VCCIO
电源的滤波
Pin to pin 兼容原则
空闲I/O的处理
时钟的走线
输出调试信号
器件选取
命名方法
系列符号 器件类型 封装类型 工作温度 引脚数 速度等级
EPF 10K10 TQFP C(0,70) 84 -1
EPM 7128 PQFP I (-45,85) 144 -2
EPC 1,2 CQFP M(-55,125) 208 -3
EP1C 3,4 BGA 240 -4
EP1S 10,20 PLCC 356
EP2C 5,8 PDIP
EP2S 15,30
详情参阅:www.altera.com
选型指南
逻辑单元
I/O个数
驱动能力
工作环境
特殊要求
PLL
DSP模块
RAM 大小
内置FLASH大小
自适应逻辑模块