clock gating and PLL

最新推荐文章于 2024-05-14 19:32:41 发布
最新推荐文章于 2024-05-14 19:32:41 发布
阅读量498 收藏 3
点赞数
原文链接：http://www.cnblogs.com/-9-8/p/5819567.html
版权

一个gating的clock是指：clock network除了包含inverter和buffer外，还有其他logic。

PrimeTime会自动的对gating input进行setup和hold violation的检查，来防止clock不被interrupt和clipped

(在该情况下，combinational gates，一个signal是clock并且通过该gate进行propagation，另一个signal是不是clock)

 

命令set_clock_gating_check可以设置指定cell/pin的clock gating check

set_clock_gating_check -setup 0.2 -hold 0.4 [get-clocks CLK1]

 

setup check保证：control data signal在clock active之前进行enable。

hold check保证：control data signal保持stable直到clock inactive

 

check准则不变，在clock gating的cell不一致时，检查的部分也会不一样。

在AND逻辑下，保证clock的高电平完整

在OR-INV逻辑下，保证clock的低电平完整

 

PT中对于PLL的timing check

PLL通过调整feedback和reference clock的phase，来减小launch/capture clock的clock skew

PrimeTime通过在library中指定reference clock pin, output pin, feedback pin来进行PLL cell的analysis。

通过命令create_generated_clock来定义PLL-generated clock

分别用-pll_reference/-pll_output/-pll_feedback来指定三个pin

可以通过-pll_shift来调整early/late latency of the generated clock

PLL的SDC定义中，还必须进行CRPR的calculation

转载于:https://www.cnblogs.com/-9-8/p/5819567.html

ahr7882
关注
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 1963
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
clock gate为什么不直接使用与门来搭建？
最新发布
芯冰乐
09-14 1104
小编想说的是，方案是是可行的。enable1在latch高电平产生的glitch都会被过滤掉，而enable1在latch低电平产生的glitch虽然能经过latch到达enable2处，但是此时由于AND是高电平生效，所以enable2的glitch依然传达不到output clock中。因此，通过这个设计，就可以规避掉glitch的问题。另外，由于AND是在高电平生效的，如果此时enable信号有glitch，那么便会导致output clock也会产生glitch，而这是不被允许的，会导致电路失效。
Integrated Clock Gating Cell
SH_UANG的专栏m(R2)0doJj3*
06-13 4132
Integrated Clock Gating Cell Clock gating is a common technique for reducing clock power by shutting off the clock to modules by a clock enable signal.Clock gating functionally requires only
clock gate
数字IC相关知识
12-20 1036
clock gate结构图
低功耗设计——Clock Gating详解
qq_34326957的博客
05-14 3904
当数据无效时，将寄存器时钟关闭能够有效降低功耗， 是低功耗设计的重要方法之一。在基于AND门的gating技术中，建议使用下降沿触发的寄存器或来低电平有效的latch产生gating信号；在基于OR门的gating技术中，建议使用上升沿触发的寄存器或高电平有效的latch来产生gating信号，以确保满足时序要求。
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 6305
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
clock gate spec
weixin_42614350的博客
03-29 872
clock gate specclock gate distributioncombinational clock gatingIntegrated Gated Clock Cells（ICG Cell） clock gate distribution clock gate 有两种实现技术， combinational clock gating 和 sequential clock gating，其中 combinational clock gating 是由dc工具在综合时自动添加的，而sequenti
clock gating glitch free doc
11-19
- **异步预处理**：在切换之前，对目标时钟信号进行预处理，例如通过锁相环（PLL）等技术将其调整到适当的频率和相位，以便于与当前时钟信号进行切换。 - **异步控制逻辑**：设计专门的异步控制逻辑电路，用于监控和...
CLOCK_fpga.zip_FPGA钟_fpga_fpga clock
07-15
5. **时钟管理**：FPGA设计中，有效的时钟管理包括时钟分区（clock gating）、时钟复用（clock multiplexing）和时钟域交叉（clock domain crossing）。时钟分区可减少不必要的功耗，时钟复用允许一个时钟在不同阶段...
Practical Tips for Clock Analysis and Optimization in Keil5
# Keil5 Clock Analysis and Optimization Practical Tips ## 1. Keil5 Clock Architecture The Keil5 clock architecture is based on the ARM Cortex-M core clock system, primarily composed of the following...
RK3568-clock时钟
Paper_Love的博客
10-28 849
【代码】RK3568-clock。
clock gate cell 时钟门控单元
qq446293528的博客
09-21 6670
1、结构图（锁存器，与门，D触发器） latch或reg：用于同步使能信号，防止出现亚稳态和毛刺。 与门：使能信号无效时，关断模块输入时钟。 D触发器：简化的reg。 2、为什么需要clk gate？ 模块不工作时，clk翻转浪费功耗。模块/reg相当于一个DFF，但是en为高时，模块才工作，clk才有效。不工作时，clk翻转浪费功耗。 3、如何clk gate？ 将一直翻转的时钟变为en有效才翻转的时钟，即将CLK转化为CLK_G。 4、基于与门的clk gate（会有右图所示问题
i.MX - RT1052时钟及锁相环（PLL）分析
夏沫的杂物间
08-08 2011
写在前面： 本文章旨在总结备份、方便以后查询，由于是个人总结，如有不对，欢迎指正；另外，内容大部分来自网络、书籍、和各类手册，如若侵权请告知，马上删帖致歉。 目录时钟树PLL 锁相环ARM PLL (PLL1)System PLL (PLL2)USB1 PLL (PLL3)Audio PLL (PLL4)Video PLL (PLL5)Ethernet PLL (PLL6)USB2 PLL (PLL7)时钟频率参考 时钟树 RT1052的时钟分配图是长这样子的： PLL 锁相环 在这个芯片中有
【数字IC/FPGA】门控时钟
qq_40268672的博客
03-07 4019
门控时钟介绍 功耗是芯片设计中非常重要的一个指标，研究表明，在芯片功耗的组成中，有高达40%甚至更多是由时钟树消耗掉的。这个结果的原因也很直观，因为这些时钟树在系统中具有最高的切换频率，而且有很多时钟buffer，而且为了最小化时钟延时，它们通常具有很高的驱动强度。此外，即使输入和输出保持不变，接收时钟的触发器也会消耗一定的功耗。而且这些功耗主要是动态功耗。 减少时钟网络的功耗消耗，最直接的办法就是在不需要时钟的时候，把时钟关掉。这种方法就是所谓的门控时钟：clock gating。 门控时钟类别 1.与
clock时钟
u014742281的专栏
03-05 2779
时钟种类 soc芯片上,时钟一般分为三种: 1, fclk : 一般是cpu工作的时钟. 2, hclk: AHB总线上适用(High), 如usb,内存,相机等. 3, pclk: APB总线使用(peripheral), 入i2s,i2c,spi 等. 如何得到不同频率的时钟. 1, osc:表示晶振(2440上是16M). 2, pll表示锁相环(Phase-Locked-Lo...
【数字IC设计】DC自动添加门控时钟
qq_40268672的博客
10-14 1696
数字电路的工作动态功耗主要是由于带来的，为了降低芯片内部功耗，的方案应用而生。作为低功耗设计的一种方法，门控时钟是指。在下图中，展示了加入门控时钟前后电路的变化，由图可知，采取门控时钟技术后，。因此，插入门控时钟并不总是能带来面积上的收益，需要综合数据位宽来考虑。这里的决定因素就是D的，若D的位宽很小，那么可能插入的CG面积比原来的MUX大很多，而且节省的功耗又很少，得不偿失。只有当D的位宽超过了一定的bit数后，插入CG的收益才会比较大。关于这个临界值，不同的工艺可能不同，但是。
关于clock gating的 set_clock_gating_check
zhenggege_11的专栏
05-08 8870
在CTS和routing之后会出现 clock gating 的timing violation,有两个命令：set_clock_gating_checkremove_clock_gating_check 这两个命令，在ICC中怎样用? 在place之前set_clock_gating_check ，在CTS之后remove_clock_gating_check。 具体原理是什么? http://ee.mweda.com/ask/338441.html CTS之前设clock gating...
create_generated_clock -combinational
weixin_30648963的博客
01-31 2872
转载于:https://www.cnblogs.com/zhichengwu/p/8393849.html
单片机仿真软件clock的使用与参考
4. 时钟门控（Clock Gating）：这是一种节能技术，允许在不需要时关闭特定部分的时钟信号，减少不必要的功耗。 5. 系统时钟配置：在仿真环境中，需要正确配置时钟系统，包括时钟源的选择、时钟树的构建等，以确保...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值