clock gate cell 时钟门控单元

最新推荐文章于 2024-05-21 22:22:36 发布
最新推荐文章于 2024-05-21 22:22:36 发布
阅读量6.1k 收藏 35
点赞数 2
分类专栏： 验证 文章标签： IC
原文链接：https://www.pinlue.com/article/2019/07/2712/079392384855.html
版权

1、结构图（锁存器，与门，D触发器）

latch或reg：用于同步使能信号，防止出现亚稳态和毛刺。

与门：使能信号无效时，关断模块输入时钟。

D触发器：简化的reg。

2、为什么需要clk gate？

模块不工作时，clk翻转浪费功耗。模块/reg相当于一个DFF，但是en为高时，模块才工作，clk才有效。不工作时，clk翻转浪费功耗。

3、如何clk gate？

将一直翻转的时钟变为en有效才翻转的时钟，即将CLK转化为CLK_G。

4、基于与门的clk gate（会有右图所示问题）

5、避免毛刺glicth的clk gate

en信号的source reg用下降沿触发，en信号从产生到与门之前有半个时钟周期，可以稳定毛刺。

 *5、ICG

作用：采用使能信号EN控制数据是否有效，使能消耗无效时保持输出。

参考文献：深入浅出ClockGating - 操作 （基于基本CELL的clock gating形式）

时序分析基本概念介绍--clockgate_简单同学-CSDN博客_clock gate

茶花煮酒
关注
  • 2
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
ICC2: ICG clone与ICG merge
m0_61544122的博客
09-11 757
但是如果在place_opt之前使用merge_clock_gates命令了，place阶段就不会再merge clock gate了。工具会执行clock aware placement建立clock tree，用clock tree分析ICG的timing violation，并且把clock gating cell 和他的fanout 找到最佳的位置摆放。默认情况下工具会merge clock tree上不同级的clock gate cell。我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
complex clock gating with integrated clock gating logic cell
04-28
Clock gating is an effective technique for minimizing dynamic power in sequential circuits. Applying clock-gating at gate-level not only saves time compared to implementing clock-gating in the RTL code but also saves power and can easily be automated in the synthesis process. This paper presents simulation results on various types of clock-gating at different hierarchical levels on a Serial Peripheral Interface (SPI) design. In general power savings of about 30% and 36% reduction on toggle rate can be seen with different complex clockgating methods with respect to no clock-gating in the design. Index terms-- Automated synthesis
低功耗之门控时钟设计.docx
01-16
clock gating design
综合时自动插入Clock gating来减小面积和功耗.docx
08-29
综合时自动插入Clock gating来减小面积和功耗.docx
ic基础|时钟篇03：低功耗技术之——门控时钟clock gating及锁存器latch的避免
最新发布
demayiya的博客
05-21 1149
以上就是时钟门控及latch的相关内容了，顺便一提，在我们的实际项目中，工艺库一般都会提供这种时钟门控模块，其中已经写好了时序约束，可以直接调用，不需要自己手动的搭建。不过身为一个合格的设计师对于这类模块的原理还是需要掌握的~如果你喜欢这篇文章的话，请关注我的公众号-熊熊的ic车间，里面还有ic设计和ic验证的学习资料和书籍等着你呢~欢迎您的关注。
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 5969
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
ccopt的log详解
weixin_44606964的博客
03-05 1331
这里的via rc信息是供cts来使用的，后期的nanoroute是不会使用的。聚拢cell,对全局的drv快速的修一下，并不是详细的修，所以后面调用了refine place得到cell的位置。balance之后由于插了buffer，可能影响drv，多以会在这些步骤上多次的修复，直到找到最好的平衡点。cell越大的话，功耗会越大，所以可以通过size down的方式减小功耗，这里也会做两次。并且会报出优化之后使用的cell。前面的两次balance的effort是最大的，后面就是简单的修复工作。
clock gate cell
ahr7882的博客
06-22 1175
clock gate的cell多采用latch的形式，来实现，尽可能避免glitch的产生。 可以的verilog建模方式： module cell_ckgate(TE,E,CP,Q) input TE; input E; input CP; output Q; wire E_or; wire E_lat; assign E_or = E | TE; ...
Clock Gating cell 与 Integrated Clock Gating cell(ICG)
热门推荐
zhenhuagege的博客
10-31 2万+
一、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门构成，但是使用这两者会产生Glitch，因此目前都采用ICG（Integrated clock gating cell)，其结构如下 ICG由一个latch（低电平有效）和一个与门（gating cell，也可以是或门）组成。ICG 可以过滤掉en信号中的毛刺信号，其原理如下： 对于毛刺信号Glitch，大概可以分为两...
集成时钟门控单元
qq_36026488的博客
02-02 1167
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录集成时钟门控单元一、集成时钟门控单元是什么？二、有两种常用的ICG电池类型1.AND门组成的门控单元2.OR门组成的门控单元总结 集成时钟门控单元 时钟门控是通过时钟使能信号关闭模块时钟来降低时钟功率的常用技术。时钟门控在功能上仅需要一个AND或OR门。考虑您正在使用带有时钟的AND门。高EN沿可能随时出现，并且可能与时钟沿不一致。在这种情况下，“与”门的输出将比时钟占空比短的时间为1。反过来，您最终会在时钟信号中出现毛刺。 一
Integrated Clock Gating Cell
SH_UANG的专栏m(R2)0doJj3*
06-13 4049
Integrated Clock Gating Cell Clock gating is a common technique for reducing clock power by shutting off the clock to modules by a clock enable signal.Clock gating functionally requires only
cic.rar_altera ip_cic_cic ip_ip cic_quartus cic
09-24
CIC，全称为Clock Interconnect Cell，是 Altera 公司设计的一种时钟管理单元，用于高速数字系统中的时钟信号处理。在 FPGA（Field-Programmable Gate Array）设计中，时钟信号的处理至关重要，因为它直接影响着系统...
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888_源码.zip
09-30
pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888_源码.zip”表明这是一个与Xilinx FPGA设计相关的项目，具体涉及到PLL（Phase-Locked Loop）的配置，以及MMCM（Multi-MegaHertz Clock Management Cell）的使用。...
wujian100_open_top模块结构图
01-03
- **gated_clk_cell**、**clk_mux2**：时钟门控单元和时钟复用器，用于控制PWM的工作时钟。 - **pwm_gen**：PWM信号发生器。 - **pwm_apbif**：PWM与APB接口之间的接口。 ### 10. 处理器核心 - **core_top**：...
clock gate
数字IC相关知识
12-20 974
clock gate结构图
关于时钟门控
qq_37704014的博客
08-14 1773
门控时钟
clock gating and PLL
ahr7882的博客
08-29 470
一个gating的clock是指：clock network除了包含inverter和buffer外，还有其他logic。 PrimeTime会自动的对gating input进行setup和hold violation的检查，来防止clock不被interrupt和clipped (在该情况下，combinational gates，一个signal是clock并且通过该gate进...
门控时钟方法学
Starry__的博客
04-29 3564
目录1. 标题 时钟的不断翻转会产生很大的翻转功耗，因此在某个模块不工作时及时地停下时钟常见的一种低功耗手段。 顾名思义就是为时钟输入增加一个使能en，详情如下 1. 标题
clock gate spec
weixin_42614350的博客
03-29 833
clock gate specclock gate distributioncombinational clock gatingIntegrated Gated Clock Cells（ICG Cell） clock gate distribution clock gate 有两种实现技术， combinational clock gating 和 sequential clock gating，其中 combinational clock gating 是由dc工具在综合时自动添加的，而sequenti
clock gate LAT
07-28
引用\[1\]中提到，clock gating有两种形式：AND gate和OR gate。当插入的逻辑是AND gate时，这个值设置为low；当插入的逻辑是OR gate时，这个值设置为high。引用\[2\]中提到，如果Reference电路中的clock gate是RTL设计者插入的，在综合的时候用power compiler插入的，这个值应该被设置为none。如果Implement电路中的Clock Gate是在后端实现的过程中插入的，为了修改电路的某些行为，那么它的EN端与电路的连接关系在Reference电路中是不存在的。在这种情况下，根据插入的clock gate的类型是AND Gate还是OR Gate，将变量设计成相应的值（Low/High）。引用\[3\]中提到，ICG（Integrate Clock Gating Cell）可以减少时钟功耗，通过停止时钟（gating）来减少功耗。ICG可以使用AND gate和OR gate，其中前者在0时是enable，后者在1时是enable。为了避免glitch（短时脉冲）的产生，可以在AND gate或OR gate前加上一级latch，保证enable信号只在时钟低电平或高电平时才传到gate上去。根据这些信息，关于clock gate LAT的具体含义需要更多的上下文信息才能确定。 #### 引用[.reference_title] - *1* *2* [Formality笔记](https://blog.csdn.net/SH_UANG/article/details/57083275)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down1,239^v3^insert_chatgpt"}} ] [.reference_item] - *3* [CDC设计实例](https://blog.csdn.net/weixin_41846089/article/details/121620479)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insert_down1,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值