clock gate cell 时钟门控单元

最新推荐文章于 2024-09-14 15:56:21 发布
最新推荐文章于 2024-09-14 15:56:21 发布
阅读量6.6k 收藏 38
点赞数 3
分类专栏： 验证 文章标签： IC
原文链接：https://www.pinlue.com/article/2019/07/2712/079392384855.html
版权

1、结构图（锁存器，与门，D触发器）

latch或reg：用于同步使能信号，防止出现亚稳态和毛刺。

与门：使能信号无效时，关断模块输入时钟。

D触发器：简化的reg。

2、为什么需要clk gate？

模块不工作时，clk翻转浪费功耗。模块/reg相当于一个DFF，但是en为高时，模块才工作，clk才有效。不工作时，clk翻转浪费功耗。

3、如何clk gate？

将一直翻转的时钟变为en有效才翻转的时钟，即将CLK转化为CLK_G。

4、基于与门的clk gate（会有右图所示问题）

5、避免毛刺glicth的clk gate

en信号的source reg用下降沿触发，en信号从产生到与门之前有半个时钟周期，可以稳定毛刺。

 *5、ICG

作用：采用使能信号EN控制数据是否有效，使能消耗无效时保持输出。

参考文献：深入浅出ClockGating - 操作 （基于基本CELL的clock gating形式）

时序分析基本概念介绍--clockgate_简单同学-CSDN博客_clock gate

茶花煮酒
关注
专栏目录
一文详解时钟门控（clock gating）
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
08-31 1975
开始之前，我们首先来看一下什么是时钟门控（clock gating）技术，顾名思义就是。那么为什么需要控制时钟的通断呢？主要基于以下几个原因。首先，随着工艺的发展和设计规模的增大，关于时钟树，可能前端的同学不熟悉，简单说几句，SoC的时钟一般是参考时钟经过PLL和数字分频器输出的，。这时候任何一个单一的cell都不可能有这么大的驱动能力，。整个的时钟树大概长成下图这样，如果我们的芯片在不工作时，PLL依然有clock输出的话，那整个时钟树依然产生很大的功耗。接下来我们再看一下边沿触发器的结构图。
Verilog实现Gating clock（时钟门控技术）的原理和实现。可以画门级电路图。
qq_21952195的博客
11-02 1483
clock gating解决实现！
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 6310
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
Clock Gating cell 与 Integrated Clock Gating cell(ICG)
热门推荐
zhenhuagege的博客
10-31 2万+
一、ICG消除毛刺原理 Clock gating cell 可以由与门或者或门构成，但是使用这两者会产生Glitch，因此目前都采用ICG（Integrated clock gating cell)，其结构如下 ICG由一个latch（低电平有效）和一个与门（gating cell，也可以是或门）组成。ICG 可以过滤掉en信号中的毛刺信号，其原理如下： 对于毛刺信号Glitch，大概可以分为两...
clock gate为什么不直接使用与门来搭建？
最新发布
芯冰乐
09-14 1108
小编想说的是，方案是是可行的。enable1在latch高电平产生的glitch都会被过滤掉，而enable1在latch低电平产生的glitch虽然能经过latch到达enable2处，但是此时由于AND是高电平生效，所以enable2的glitch依然传达不到output clock中。因此，通过这个设计，就可以规避掉glitch的问题。另外，由于AND是在高电平生效的，如果此时enable信号有glitch，那么便会导致output clock也会产生glitch，而这是不被允许的，会导致电路失效。
clock gate
数字IC相关知识
12-20 1038
clock gate结构图
clock gate cell
ahr7882的博客
06-22 1246
clock gate的cell多采用latch的形式，来实现，尽可能避免glitch的产生。 可以的verilog建模方式： module cell_ckgate(TE,E,CP,Q) input TE; input E; input CP; output Q; wire E_or; wire E_lat; assign E_or = E | TE; ...
complex clock gating with integrated clock gating logic cell
04-28
Clock gating is an effective technique for minimizing dynamic power in sequential circuits. Applying clock-gating at gate-level not only saves time compared to implementing clock-gating in the RTL code but also saves power and can easily be automated in the synthesis process. This paper presents simulation results on various types of clock-gating at different hierarchical levels on a Serial Peripheral Interface (SPI) design. In general power savings of about 30% and 36% reduction on toggle rate can be seen with different complex clockgating methods with respect to no clock-gating in the design. Index terms-- Automated synthesis
集成时钟门控单元
qq_36026488的博客
02-02 1317
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录集成时钟门控单元一、集成时钟门控单元是什么？二、有两种常用的ICG电池类型1.AND门组成的门控单元2.OR门组成的门控单元总结 集成时钟门控单元 时钟门控是通过时钟使能信号关闭模块时钟来降低时钟功率的常用技术。时钟门控在功能上仅需要一个AND或OR门。考虑您正在使用带有时钟的AND门。高EN沿可能随时出现，并且可能与时钟沿不一致。在这种情况下，“与”门的输出将比时钟占空比短的时间为1。反过来，您最终会在时钟信号中出现毛刺。 一
Integrated Clock Gating Cell
SH_UANG的专栏m(R2)0doJj3*
06-13 4134
Integrated Clock Gating Cell Clock gating is a common technique for reducing clock power by shutting off the clock to modules by a clock enable signal.Clock gating functionally requires only
关于时钟门控
qq_37704014的博客
08-14 2386
门控时钟
低功耗设计——门控时钟
weixin_50518899的博客
02-25 2325
芯片功耗组成中，有高达40%甚至更多是由时钟树消耗掉的。这个结果的原因也很直观，因为这些时钟树在系统中具有最高的切换频率，而且有很多时钟buffer，而且为了最小化时钟延时，它们通常具有很高的驱动强度。此外，即使输入和输出保持不变，接收时钟的触发器也会消耗一定的功耗。而且这些功耗主要是动态功耗。那么减少时钟网络的功耗消耗，最直接的办法就是如果不需要时钟的时候，就把时钟关掉。这种方法就是大家熟悉的门控时钟：clock gating。(电路图中看到的CG cell就是门控时钟了)。
【Power Compiler手册】9.时钟门控（3时钟门控风格）
QRBQ
06-20 332
可以使用 `set_clock_gating_style` 命令的 `-positive_edge_logic` 和 `-negative_edge_logic` 选项来指定时钟门控的集成时钟门控单元：`-positive_edge_logic [gate_list]` `-negative_edge_logic [gate_list]`。如果在某一级层次结构的更高级别不存在 `scan_enable`（`test_mode`）端口，则会创建一个 `scan_enable`（`test_mode`）端口。
门控时钟（clock gating）的DFT设计
weixin_44746697的博客
03-02 2208
在数字IC芯片中，时钟树的功耗占比可能高达30%，因此一般会采取门控时钟的方式来降低该部分的功耗。所谓门控时钟，就是在芯片实际工作过程中，有些信号或者功能并不需要一直开启，那么就可以在它们不用的时候将其时钟信号关闭。这样一来信号不再翻转，从而能够有效减少动态功耗。 目前门控时钟都采用集成门控时钟单元（ICG，integrated clock gating cell），其结构如下。由一个latch和一个与门（也有的是或门）组成，可以过滤掉EN信号中的毛刺。一般的工艺库中都会有专门的ICG以供调用。 插入IC
【Power Compiler手册】9.时钟门控（5保留时钟门控信息）
QRBQ
09-09 382
这个特性允许你使用 `report_clock_gating`、`remove_clock_gating` 和 `rewire_clock_gating` 命令认可的集成时钟门控单元，进行进一步的操作。要识别工具插入的时钟门控单元并注释相关属性，要么在读取设计之前将 power_cg_auto_identify 变量设置为 true，要么使用不指定任何选项的 identify_clock_gating 命令。要保留已识别的时钟门控单元，请使用 set_preserve_clock_gate 命令。
clock gating and PLL
ahr7882的博客
08-29 498
一个gating的clock是指：clock network除了包含inverter和buffer外，还有其他logic。 PrimeTime会自动的对gating input进行setup和hold violation的检查，来防止clock不被interrupt和clipped (在该情况下，combinational gates，一个signal是clock并且通过该gate进...
门控时钟方法学
Starry__的博客
04-29 3978
目录1. 标题 时钟的不断翻转会产生很大的翻转功耗，因此在某个模块不工作时及时地停下时钟常见的一种低功耗手段。 顾名思义就是为时钟输入增加一个使能en，详情如下 1. 标题
clock gate spec
weixin_42614350的博客
03-29 872
clock gate specclock gate distributioncombinational clock gatingIntegrated Gated Clock Cells（ICG Cell） clock gate distribution clock gate 有两种实现技术， combinational clock gating 和 sequential clock gating，其中 combinational clock gating 是由dc工具在综合时自动添加的，而sequenti
五级流水线CPU之低功耗设计（2）——门控（CLOCK GATE）
hyhop150的专栏
02-09 1828
使用门控的方法对CPU进行低功耗设计
写一段clk gate的verilog代码
07-22
下面是一个简单的 CLK 门的 Verilog 代码示例： ```verilog module clk_gate ( input wire clk, input wire enable, output wire gated_clk ); assign gated_clk = clk & enable; endmodule ``` 这个代码定义了一个模块 `clk_gate`，它有三个输入端口 `clk`、`enable` 和一个输出端口 `gated_clk`。当 `enable` 为高电平时，`gated_clk` 将与 `clk` 相同，并且在 `enable` 为低电平时，`gated_clk` 将保持低电平。 你可以根据需要修改这个代码，并根据实际情况添加其他逻辑。希望对你有所帮助！
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值