STM32的中断控制器

• CM4 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有256 级的可编程中断设置。但 STM32F4 并没有使用 CM4 内核的全部东西，而是只用了它的一部分；
• STM32F40xx/STM32F41xx 总共有 92 个中断，STM32F42xx/STM32F43xx 则总共有 96 个中断，92 个中断里面，包括 10 个内核中断和 82 个可屏蔽中断，具有 16 级可编程的中断优先级；

typedef struct
{
	 __IO uint32_t ISER[8]; 	/*!< Interrupt Set Enable Register */
	 uint32_t RESERVED0[24];
	 __IO uint32_t ICER[8]; 	/*!< Interrupt Clear Enable Register */
	 uint32_t RSERVED1[24];
	 __IO uint32_t ISPR[8]; 	/*!< Interrupt Set Pending Register */
	 uint32_t RESERVED2[24];
	 __IO uint32_t ICPR[8]; 	/*!< Interrupt Clear Pending Register */
	 uint32_t RESERVED3[24];
	 __IO uint32_t IABR[8]; 	/*!< Interrupt Active bit Register */
	 uint32_t RESERVED4[56];
	 __IO uint8_t IP[240];	 	/*!< Interrupt Priority Register, 8Bit wide */
	 uint32_t RESERVED5[644];
	 __O uint32_t STIR; 		/*!< Software Trigger Interrupt Register */
} NVIC_Type;

• ISER[8]：ISER 全称是：Interrupt Set-Enable Registers，这是一个$中断使能寄存器组$。上面说了 CM4 内核支持 256 个中断，这里用 8 个 32 位寄存器来控制，每个位控制一个中断。但是STM32F4 的可屏蔽中断最多只有 82 个，所以对我们来说，有用的就是三个（ISER[0-2]），总共可以表示 96 个中断。而 STM32F4 只用了其中的前 82 个。ISER[0]的 bit0-31 分别对应中断0-31；ISER[1]的 bit0-32 对应中断 32-63；ISER[2]的 bit0~17 对应中断 64-81；这样总共 82 个中断就分别对应上了。你要使能某个中断必须设置相应的 ISER 位为 1，使该中断被使能(这里仅仅是使能，还要配合中断分组、屏蔽、IO 口映射等设置才算是一个完整的中断设置)。
• ICER[8]：全称是：Interrupt Clear-Enable Registers，是一个$中断除能寄存器组$。该寄存器组与 ISER 的作用恰好相反，是用来清除某个中断的使能的。其对应位的功能，也和 ICER 一样。这里要专门设置一个 ICER 来清除中断位，而不是向 ISER 写 0 来清除，是因为 NVIC 的这些寄存器都是写 1 有效的，写 0 是无效的。
• ISPR[8]：全称是：Interrupt Set-Pending Registers，是一个$中断挂起控制寄存器组$。每个位对应的中断和 ISER 是一样的。通过置 1，可以将正在进行的中断挂起，而执行同级或更高级别的中断。写 0 是无效的。
• ICPR[8]：全称是：Interrupt Clear-Pending Registers，是一个$中断解挂控制寄存器组$。其作用与 ISPR 相反，对应位也和 ISER 是一样的。通过设置 1，可以将挂起的中断接挂。写 0 无效。
• IABR[8]：全称是：Interrupt Active Bit Registers，是一个$中断激活标志位寄存器组$。对应位所代表的中断和 ISER 一样，如果为 1，则表示该位所对应的中断正在被执行。这是一个只读寄存器，通过它可以知道当前在执行的中断是哪一个。在中断执行完了由硬件自动清零。
• IP[240]：全称是：Interrupt Priority Registers，是一个$中断优先级控制的寄存器组$。这个寄存器组相当重要！STM32F4 的中断分组与这个寄存器组密切相关。IP 寄存器组由 240 个 8bit的寄存器组成，每个可屏蔽中断占用 8bit，这样总共可以表示 240 个可屏蔽中断。而 STM32F4只用到了其中的 82 个。IP[81]-IP[0]分别对应中断 81~0。而每个可屏蔽中断占用的 8bit 并没有全部使用，而是只用了高 4 位。这 4 位，又分为抢占优先级和响应优先级。抢占优先级在前，响应优先级在后。而这两个优先级各占几个位又要根据 SCB->AIRCR 中的中断分组设置来决定。

STM32F4 将中断分为 5 个组，组 0-4。该分组的设置是由 SCB->AIRCR 寄存器的 bit10~8 来定义的:

• 通过这个表，我们就可以清楚的看到组 0-4 对应的配置关系，例如组设置为 3，那么此时的$所有$ 82 个中断，每个中断的中断优先寄存器的高四位中的最高 3 位是抢占优先级，低 1 位是响应优先级。每个中断，你可以设置抢占优先级为 0~7，响应优先级为 1 或 0。抢占优先级的级别高于响应优先级。而数值越小所代表的优先级就越高。
• 这里需要注意两点：第一，如果两个中断的抢占优先级和响应优先级都是一样的话，则看哪个中断先发生就先执行；第二，高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。而抢占优先级相同的中断，高优先级的响应优先级不可以打断低响应优先级的中断。
• 假定设置中断优先级组为 2，然后设置中断 3(RTC_WKUP 中断)的抢占优先级为 2，响应优先级为 1。中断 6（外部中断 0）的抢占优先级为 3，响应优先级为 0。中断 7（外部中断 1）的抢占优先级为 2，响应优先级为 0。那么这 3 个中断的优先级顺序为：中断 7>中断 3>中断 6。上面例子中的中断 3 和中断 7 都可以打断中断 6 的中断。而中断 7 和中断 3 却不可以相互打断！