xilinx 的 LogiCORE IP Video In to AXI4-Stream 调试

           Xilinx的视频的IP CORE 一般都是 以 AXI4-Stream 接口。

          先介绍一下， 这个IP的作用。

         

          下面看一下这个IP 的接口：

          

           所以要把标准的VESA信号 转为 AXI4-Stream信号。 但是按照VESA标准把激励标准的 1080p 60Hz的视频信号 输入到 Video In to AXI4-Stream，就是没有m_axis_video_tdata信号输出。

后来才知道，一点：

       在IP 正常 工作的时候， rst 应该一直为低电平。 在初始化的时候， rst 要高电平（时间 > 2个时钟周期），然后就可以一直低电平。这时候 IP Core 就可以正常工作了。

最后附上一张仿真：