DFT，可测试性设计

DFT，可测试性设计 插入扫描链

工程会接触DFT。需要了解DFT知识，但不需要深入。

三种基本的测试（概念来自参考文档）：
1. 边界扫描测试：Boundary Scan Test: 测试目标是IO-PAD，利用JTAG接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计）
2. 内建自测试BIST:（模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大大增加。memory IP一般自带BIST，简称MBIST）
3. 扫描测试（ATPG）Scan path: 与边界扫描测试的区别，是内部移位寄存器实现的测试数据输入输出。测试目标是std-logic，即标准单元库。（扫描测试和边界扫描，不是一个概念。需要区别对待。内部的触发器，全部要使用带SCAN功能的触发器类型。）

---

补充：
还有一种测试：
4. 全速测试at-speed-test（其实是属于扫描测试的一种。只不过测试时钟来源频率更快。）
at-speed 就是实速测试， 主要用于scan测试－即AC测试和mbist测试。这种测试手段的目的是－测试芯片在其工作频率下是否能正常工作，实速即实际速度。测试时钟往往是由芯片内部的PLL产生很快的测试时钟，用于实速测试。
相对而言，一般的测试是20~40兆的测试时钟，频率低，测不到transition fault。即使测试通过，实际使用中还会由于使用高频时钟发生芯片电路故障