Mentor-dft 学习笔记 day22-Timing for Transition Delay

Timing for Transition Delay Tests
transition delay  测试,该工具从测试程序文件中获取定时信息。 此文件描述了工具的扫描电路操作, 可以手动创建扫描电路,也可以在将扫描电路插入设计后使用Tessent scan为您创建扫描电路。 测试程序文件包含基于周期的程序和时序定义,告诉ATPG工具如何在设计中操作扫描结构。 

在测试程序文件中,时间表是用于指定每个周期中所有事件边缘的位置的机制。如day21所示,对于宽边测试,慢循环用于shifting (load and unload cycles) and fast cycle。图8-15显示了添加了示例时序的同一图表。

 该图现在显示了在称为tp_slow的时间表中定义的slow shift cycles 的400纳秒周期,以及在称为tp_fast的时间表中的fast launch and capture cycles 的40纳秒周期。以下是提供图8-15所示时间的示例时间表和程序。为简洁起见,这些摘录不包括完整的测试程序。通常,也会有其他程序,如设置程序。

在本例中,发射和捕获时钟之间有40纳秒。如果您希望在启动和捕获事件之间创建相同的定时,但所有时钟周期都具有相同的周期,但可以在其周期内提供偏离时钟脉冲。图8-16显示了这种偏离的时间可能是如下图。

 下面的时间表和程序摘录显示了在测试中,如何通过称为tp_late和tp_early的时间表定义来管理偏离的发射和换挡模式事件过程文件:

通过将时钟脉冲在加载卸载和移位周期的周期中移动得较晚,并在捕获周期的周期更早,实现了发射和捕获时钟之间的40纳秒时间周期。

Transition Fault Detection and Multiple Clocks
在创建转换故障模式时,了解处理多个时钟的可用命令非常重要。 “set_clock_restriction”命令指定ATPG是否可以创建具有多个活动时钟的模式。该命令的domain_clock文本使该工具能够生成同时脉冲兼容扫描链捕获或系统时钟的模式。 有三种不同的方法可以控制工具在创建具有多个活动时钟的测试模式时的行为。
set_clock_restriction domain_clock -same_clocks_between_loads on
当您对“set_clock_restriction domain_clock命令”使用“-same_clocks_between_loads on”开关时,该工具在模式创建期间的加载/卸载间隔内的每个周期中使用相同的时钟。波形示例见图8-17。循环2/循环n、循环n+1/循环m和循环m+1/循环p之间的绿色突出显示表示它们之间发生的load cycle。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值