DDR和PORT是 可读可写的，而PIN是只读的

最新推荐文章于 2024-10-06 13:17:47 发布
最新推荐文章于 2024-10-06 13:17:47 发布
阅读量2.4k 收藏
点赞数
分类专栏： 单片机 文章标签： io 
单片机的每个io口都有三个寄存器控制，其中DDR和PORT是 可读可写的，而PIN是只读的。

DDR寄存器用来控制数据的方向，1为数据出，0为数据入。
PORT就跟51的Px口一样，直接读或直接写。
PIN是用来读出io口的逻辑电平值。不能对它写操作。
【常见错误】FPGA器件DDR类型选择错误
记录学习历程
02-15 2216
ZedBoard开发常见错误： DDR的型号配置错误。间接会导致的结果是，在调试debug时，会发现cpu一直处于running的状态，但是在控制台并不能看到打印的信息，并且不管是只用了PS端或者是PS、PL端都用了，都不能在控制台上出现打印信息，但是程序可以烧录到板子上（program FPGA时发现板子上的蓝灯会亮），这说明板子本身是没问题的，排除了接线的问题，最终发现是在配置block design的DDR的信息时，DDR的型号选择错误的原因，型号选择错误会导致，程序烧录进板子后，但是由于没有配置对
AVR单片机方向数据寄存器（DDR）与数据寄存器的关系
talkxin的博客
08-10 6222
一、什么是端口对应管脚地址：  在AVR学习中，会遇到类似于LED闪烁灯闪烁灯示例，其中我们可以看到诸如如下示例：#include<avr/io.h> unsigned char led[8]={0xfe,0xfd,0xfb,0xf7,0xef,0xdf,0xbf,0x7f} int main(){ DDRC=0xFF;//设置C口为输出 PORTC=led[0];//设置电平 }
DDRx 与 PORTx 与 PINx 的区别
05-07 3348
AVR单片机每组I/O口有3个8位寄存器，分别是DDRx、PORTx和PINx； DDR用于控制I/O口的输入输出方向： DDRx=1时,I/O口输出，PORTx=1时输出高电平，PORTx=0时输出低电平， DDRx=0时,I/O口输入，这时要读取外部管脚的电平就应读取PINx中的数值，而不是PORTx； PORTx是数据寄存器，而PINx不能称为真正意义上的寄存器，更像是一个可控的三态
AVR单片机寄存器DDR,PORT和PIN之间对应关系(摘)
autumn20080101的专栏
07-01 7231
AVR单片机寄存器DDR,PORT和PIN之间对应关系(摘)     AVR单片机每一个I/O口都对应3个寄存器DDRx,PORTx和PINx,其中DDRx为数据方向,即输入或输出;PORTx为将内部上拉电阻的状态,PINx为读取的外部引脚的状态.以下是三者对应关系:(假设DDRx.n,PORTx.n如下,PINx.n悬空) 0 0 x :
单端口和双端口的优势_基于DDR双端口控制器HDMI显示控制器（一）
weixin_30002151的博客
12-21 840
内容篇幅有限，才有增量型的方式进行文档的开发，如下：(一)：MIG的配置，MIG时钟网络，Native Interface接口介绍(二)：DDR3_Control_2Port控制器设计，仿真，实战显示！参考文档：https://blog.csdn.net/mshgocn/article/details/83861872https://blog.csdn.net/u012923751/ar...
协处理对DDR的读写操作
junnycjh的专栏
03-10 1480
协处理器(Co-Processor)实现对DDR的读写数据，实现数据运算变化，最后控制输出端口。基于ARM标准的AXI4Master/AXI4_lite Salve接口，由于AXI4标准接口相对比较麻烦，为了能够简化接口的处理，我们基于Xilinx的Master IPIF/Slave IPIF接口对接AXI4总线，间接实现对DDR的读写控制。         嵌入式系统为了能提升性能，需要有一个
Vivado - JTAG to AXI Master (DDR4初始化读写测试)
hi94的博客
10-06 1586
本文分享了使用 JTAG to AXI Master 调试 DDR4 IP 的过程。 要点： 使用JTAG to AXI Master 直连 DDR4 IP 添加 HLS IP 初始化 DDR4 IP 格式化显示传输事务 保存传输事务记录
FPGA FIFO实验
小pp的博客
02-29 1555
在Vivado设计套件中，用户可以通过IP Catalog配置FIFO Generator IP核，设置其基本参数，如接口类型、时钟类型、资源类型等。配置完成后，FIFO IP核可以被实例化到设计中，用于处理数据流。
计算机必懂的53个英文单词和缩写
03-22
类似的，PC-1066和PC-2700分别对应不同的DDR SDRAM的速度等级。 #### 7. **HDD (Hard Disk Drive)** 硬盘驱动器，是计算机的主要非易失性存储设备之一，用于长期存储数据。它由多个磁盘片组成，磁头负责读写数据。...
使用计算机必懂的57个英文单词和缩写 很简单的
05-15
- **类型**: 常见的有 DDR2、DDR3 和 DDR4 等不同版本，通过 PC-代号进行区分，如 PC-133、PC-1066、PC-2700。 #### 7. HDD - Hard Disk Drive (硬盘驱动器) - **定义**: 提供长期数据存储，通常用于保存操作系统、...
计算机组装必懂的53个英文单词和缩写.txt
12-16
可重写光盘，可以在同一张光盘上多次写入和擦除数据，非常适合用于频繁更新的数据备份。 #### VGA (Video Graphics Array) 视频图形阵列，一种常见的显示接口标准，用于连接显示器和计算机。 #### AUD (Audio ...
ddr3的读写操作
11-15
改工程是由vivado完成的，里面包含读写的测试以及详细的文档说明。
atmega16各个寄存器介绍
03-15
非常详细的mega16各个模块寄存器详解
芯片DDR调试常见问题
m0_47137431的博客
06-01 1万+
1、 DDRPHY ZQ CALIB 校准异常，RX CALIB校准不通过。 解决方法：检查PCB设计，纠正ZQ电阻实际连接与IP手册要求不一致问题。 2、 DDR 基本写读测试512MB以上数据量时会出现错误，且出错的地址空间随机。 解决方法：检查PCB板设计，发现多个负载挂在一个电源上导致DDR供电不足，飞线输入单独电源后解决。 3、 DDR3/4提速到1866和2133时不能正常访问，基本的写读数据都会出错。 解决方法：当速率大于1600后需要进行窗口对齐操作，通过逐个扫描DQ 的per-bit-de
基于MIG控制器的DDR3读写控制详解
u011816009的博客
02-06 6762
基于MIG控制器的DDR3读写控制详解 目的：详细介绍FPGA中基于MIG IP核控制的DDR3详细控制及内部逻辑 平台：AX7350-Xilinx 软件：Vivado 2017.4
硬件接口之DDR
热门推荐
xuhao0258的博客
09-16 2万+
1.引脚说明   DDR3物理引脚可划分为4类：地址总线、数据总线、控制线、电源与参考电压。 1.数据线 DQ[13:0] 数据总线 DQS，DQS＃ 数据选通： 用于数据同步，读时是输出,边缘与读出的数据对齐。写时是输入,中心与写数据对齐。 TDQS,TDQS# 数据选通： 功能与DQS相同，只是当两种不同的DIMM混合应用在同一个系统时，DQS的负载就会不同，这样会造成信号完整性问题，TDQS就是为了解决这个问题的。当TDQS使能时,DM禁止,TDQS和TDDS提供终端电阻。注意：TDQS与DM共用
DDR核心和事务调度程序（DDRC）
u011565038的博客
07-29 1917
DDR Core and Transaction Scheduler (DDRC)是内存管理系统中一个关键组件，它主要负责管理和调度对DDR（Double Data Rate，双倍数据率）内存的读写操作。这个组件对于确保系统能够高效地访问内存至关重要，特别是在处理多个并发内存请求时。
IO端口和IO内存访问
u012418573的博客
06-26 646
设备通常会提供一组寄存器来用于控制设备、读写设备和获取设备状态，即控制寄存器、数据寄存器和状态寄存器。这些寄存器可能位于I/O 空间，也可能位于内存空间。当位于I/O 空间时，通常被称为I/O端口，位于内存空间时，对应的内存空间被称为I/O 内存。 1．I/O 端口 常用接口有inb,outb,inw,outw,inl,outl。其中，in代表从指定端口读入数据，out代表向指定端口输出数据。b代表
在AVR中PIN的含义
talkxin的博客
08-13 4608
在AVR的IO中有三个寄存器，DDR、PORT与PIN，其中PIN是代表端口输出引脚地址，即我们在使用按键等其他需要判断端口电平操作时读取出的逻辑电平值，示例如下：#include<avr/io.h> int main(){ DDRD=0xF8;//将D口的低3位设置位输入 PORTD=0x07;//将D口低3位启动内部上拉电阻 if((PIND&0x01)==0){
pin ddr port之间关系
最新发布
03-16
### PIN DDR端口的关系以及FPGA I/O配置与连接 在FPGA的设计过程中，DDR（Double Data Rate）端口是一种常见的高速数据传输接口。为了理解PIN DDR端口之间的关系及其在FPGA中的I/O配置和连接方法，可以从以下几个方面展开讨论。 #### 1. **DDR端口的功能** DDR端口允许在一个时钟周期内完成两次数据传输操作，从而显著提高了数据吞吐量。这种特性使得DDR成为许多高性能应用的核心组件之一[^1]。对于FPGA而言，支持DDR的引脚需要满足特定的速度等级、电气特性和布局要求。 #### 2. **PIN DDR端口间的关联** PIN DDR端口之间的关系主要体现在它们如何协同工作以实现高效的数据交换。具体来说： - **地址/命令总线**：用于指定存储器访问的目标位置或发出控制指令。 - **数据总线**：负责实际的数据读写操作。 - **时钟信号**：提供同步机制，确保发送方和接收方能够按照一致的时间基准运作。 上述各部分需通过精确的延迟调整来优化整体性能，并且必须遵循严格的布线指导原则以最小化串扰效应和其他潜在干扰源的影响[^3]。 #### 3. **FPGA I/O配置的关键要素** 当涉及到FPGA上的DDR接口设置时，有几个重要的参数需要注意： - **Bank划分**：不同区域内的IO bank可能具有独立的工作条件（如电源轨），因此合理安排相关资源至关重要。 - **标准选择**：依据目标设备的要求选用合适的I/O standard选项，比如SSTL_18或者LVDS等模式。 - **驱动能力设定**：适当调节output drive strength有助于改善信号质量并降低功耗水平。 - **上拉下拉电阻配置**：某些情况下还需要考虑pull-up/pull-down resistor settings的作用。 此外，在利用Vivado工具进行项目开发期间，应充分利用其内置的各种辅助功能来进行细致入微的定制处理[^4]。 ```python # 示例代码展示如何在Vivado TCL Console中查询当前工程下的所有pin信息 set pins [get_pins] foreach pin $pins { puts "$pin : [get_property IOStandard $pin]" } ``` 以上脚本可以帮助开发者快速获取关于每一个外部可见节点的具体属性描述情况。 #### 4. **连接策略考量因素** 最后，在构建实际硬件链接之前还需综合权衡如下几个维度的因素： - 物理距离限制； - PCB走线长度匹配需求； - 参考平面连续性保障措施； 这些都是决定最终产品能否达到预期效能指标的重要环节。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值