阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值  

＃1： 当为时序逻辑建模，使用“非阻塞赋值”。

＃2： 当为锁存器（latch）建模，使用“非阻塞赋值”。
＃3： 当用always块为组合逻辑建模，使用“阻塞赋值”
＃4： 当在同一个always块里面既为组合逻辑又为时序逻辑建模，使用“非阻塞赋值”。
＃5： 不要在同一个always块里面混合使用“阻塞赋值”和“非阻塞赋值”。
＃6： 不要在两个或两个以上always块里面对同一个变量进行赋值。
＃7： 使用$strobe以显示已被“非阻塞赋值”的值。
＃8： 不要使用＃0延迟的赋值。
谨遵这些方针可以帮助Verilog设计者减少所遇到的90-100%的Verilog竞争。

分享到：         

阅读(168) |  评论(0) |  转载  (0)  | 举报

 

verilog inout 用法

 

Verilog 分频器