芯片制造流程简介

本文详细介绍了芯片制造的五个关键阶段,包括材料准备(从矿石到多晶硅)、晶体生长、晶圆准备(切割、定向和测试)、集成电路晶圆生产(FEOL和BEOL工艺)以及封装和终测,强调了每个阶段的重要性和工艺细节。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

芯片的制造大体分为5个阶段:

  • 材料准备
  • 晶体生长和晶圆准备
  • 集成电路晶圆的生产
  • 集成电路的封装
  • 终测

材料准备

半导体材料的开采并根据半导体标准进行提纯。硅以沙子为原料,沙子通过转化可成为具有多晶硅结构的纯净硅

矿石到高纯气体的转变

矿石通过化学反应生成硅化物气体,例如四氯化硅或者三氯硅烷,杂质和其他金属留在矿石残渣里

硅化物气体到多晶硅

硅化物和氢气反应,生成半导体级别的硅
2 S i C l 3 ( 气态 ) + 3 H 2 ( 气态 ) → 2 S i ( 固态 ) + 6 H C l ( 气态 ) 2SiCl_3(气态) + 3H_2(气态) \rightarrow 2Si(固态) + 6HCl(气态) 2SiCl3(气态)+3H2(气态)2Si(固态)+6HCl(气态)
这样生成的硅的纯度达到99.9999999%,被称为多晶硅
多晶硅是世界上最纯净的物质之一

晶体生长和晶圆准备

概念介绍

一种材料根据原子的组织结构分为晶体和非晶体

  • 晶体:原子在材料中重复排列成非常固定的结构
  • 非晶体:原子在材料中没有周期性的排列和固定的结构

对于晶体结构,也分为两个级别:

  • 晶胞:一定数量的原子通过特定的相对位置排布形成的一种结构,这种结构作为基本单元在晶体里重复的排列。每种材料都有不同的晶胞结构,比如硅的晶胞就是16个原子排列成金刚石结构
    在这里插入图片描述

  • 单晶和多晶:根据晶胞在排列方式区分,如果晶胞不是规则排列的,称这种材料具有多晶结构,如果晶胞是规则排列的,称这种材料具有单晶结构
    在这里插入图片描述

芯片制造,需要使用单晶结构的硅晶片

晶体生长

把多晶块转变成一个大单晶,给予正确的定向和适量的N型或P型掺杂,称为晶体生长,多晶块是从上一步化学反应得到的。生成的大单晶被称为晶棒
生成晶棒的方法有三种:

  • 直拉法
  • 液体掩盖直拉法
  • 区熔法
    注意:晶棒是已经经过掺杂和定向的

晶圆准备

晶圆准备就是对晶体生长后的晶棒进行处理

  1. 首先对晶棒进行处理

    • 截断:首先将晶棒的首尾切掉
    • 直径磨滚:这一步是为了让晶棒的直径保持一致
    • 晶体定向检查
    • 晶体的电阻率检查:这一步是对掺杂后的导电性能进行测试
    • 确定参考面
  2. 开始切片:使用金刚石刀片或者线切割工艺将晶棒切割成薄片后才能称为真正的晶圆

  3. 晶圆刻号:使用激光在晶圆上刻上标识符,类似于条形码

  4. 平整和抛光:这一部分分为两部

    • 磨光:去除切片工艺残留的表面损伤
    • 化学机械抛光(CMP):通过化学反应和机械摩擦相结合

    经过这一步,晶圆的表面需要达到绝对平整,因为本身晶圆就很薄,然后后面的集成电路设计其实是在晶圆上本身很薄的一层上进行设计,如果表面不平,进行光刻的时候就会出现扭曲,导致集成电路光刻失败。
    如果把晶圆的厚度比做10米高的楼房,晶圆的工作层也只有10~20cm左右

  5. 背面处理

  6. 双面抛光

  7. 边缘倒角和抛光

  8. 氧化

  9. 包装

  10. 衬底

集成电路晶圆的生产

前一阶段描述了晶圆的准备过程,这一阶段描述如何在晶圆上构造集成电路,也是晶圆真正的生产制造过程。在每个晶圆上通常可形成200~300个同样的器件,也可多至几千个。在晶圆上由分立器件或集成电路占据的区域称为芯片。晶圆生产制造也可称为制造、Fab、芯片制造或微芯片制造。晶圆上构造集成电路有几千个步骤, 它们可分为两个主要部分:

  • 前端工艺线(FEOL):是晶体管和其他器件在晶圆表面上的形成
  • 后端工艺线(BEOL):是以金属线把器件连在一起并加一层最终保护层

概念介绍

芯片、器件、电路、微芯片、条码:这些名词指的是在晶圆表面占大部分面积的微芯片图形
划片线、街区:这些区域是在晶圆上用来分隔不同芯片之间的间隔区。划片线通常是空白的,但有些公司在街区内放置对准标记,或测试的结构
工程试验芯片、测试芯片:这些芯片模块是为了晶圆生产工艺的电性测试
边缘芯片:在晶圆的边缘上的一些掩模残缺不全的芯片而产生的面积损耗

电路设计

但是,在真正制作晶圆之前,先必须把电路设计好了,电路设计的步骤如下:

  • 设计电路的逻辑图
  • 将逻辑图转换为电路图
  • 根据电路图在电路板上进行版图的设计,包括晶体管的位置,线路的安排等等,最后可能是包含很多层的一个复合层电路

光刻母版和掩模板

简单来讲就是把上一步的电路图刻到玻璃或石英板之类的东西上,然后使用刻录好的母版可以直接在晶圆上进行光刻。

前端工艺线(FEOL)

前端工艺线包含四种最基本的工艺,但是实际操作的时候可能是这四种工艺的几百上千个混合和反复的过程,这一步的操作可以这样来描述一下,通过不断的添加薄膜层,不断通过图形化工艺挖坑,通过掺杂和热处理产生特定传导率的元件,不断的交叉处理,可能最终生成一个芯片可以使用的元件,类似下图的模样
在这里插入图片描述

简单一些的话也能是这样
在这里插入图片描述

下面列出这四种基本工艺:

薄膜工艺

具体的工艺可能包括:

  1. 氧化
    晶圆的氧化就是指的在表面形成一层二氧化硅薄膜。
    二氧化硅是由一个硅原子和两个氧原子组成的( S i O 2 SiO_2 SiO2),我们家里的窗户玻璃就是由有二氧化硅。
    二氧化硅有几个重要的特性:
    • 二氧化硅密度非常高,在晶圆表面能阻挡污染颗粒的进入
    • 二氧化硅非常硬,在晶圆表面能防止晶圆被划伤
    • 二氧化硅可以充当绝缘层使用
    • 二氧化硅可以通过控制厚度来控制是否产生电感应
  2. 高压
  3. 化学气相淀积 ( CVD )
  4. 分子束外延 ( MBE )
  5. 物理气相淀积 ( PVD )

图形化工艺

图形化工艺是晶圆生产的核心步骤。我觉得这一步就像是3D打印机,在晶圆上通过具体的工艺反复循环,最终能打印出电阻器,电容器、晶体管这样的电学元件。
具体的工艺可能包括:

  1. 光刻胶
  2. 曝光系统
  3. 曝光源
  4. 图像加工
  5. 刻蚀

鉴于这一步的作用,我们使用一个例子说明一下步骤,下面的步骤在薄膜层挖一个孔:

  • 晶圆经过氧化形成一层薄膜
    在这里插入图片描述

  • 在表面涂一层光刻胶
    在这里插入图片描述

  • 通过之前的光刻母版或者掩模板与晶圆精确对准,然后曝光,这时候两边的光刻胶会聚化,或者不易分解
    在这里插入图片描述

  • 去除中间非聚化的光刻胶
    在这里插入图片描述

  • 显影检查。检查表面的对准和缺陷

  • 刻蚀,将晶圆顶层通过光刻胶的开口部分去除
    在这里插入图片描述

  • 将晶圆上的光刻胶去除
    在这里插入图片描述

  • 最后的检查

经过上面的例子,能大体知道过程,但是具体的工艺细节,我自己也不清楚。

掺杂

具体的工艺可能包括:

  1. 扩散

加热

具体的工艺可能包括:

  1. 辐射

后端工艺线(BEOL)

在后端工艺线(BEOL)中,需要在芯片上用金属系统来连接各个器件和不同的层
金属薄膜在半导体技术中最普通的用途就是表面连线。把各个元件连接到一起的材料、工艺、 连线过程一般称为金属化工艺。根据器件的复杂度和性能要求,电路可能要求单层金属或多层金属系统。可能使用铝合金或金作为导电的金属

  • 单层金属:对于相对简单的集成电路,使用单层金属工艺就可以满足要求。
    1. 首先,在表层刻蚀和器件连接的小孔
    2. 然后,在上面涂上一层金属层
    3. 用传统的光刻和刻蚀工艺或剥离技术将这些层不要的部分去掉,这一步完成后,表面就剩下了连接器件的导线了。
    4. 最后进行合金化处理,也叫热处理
  • 多层金属:增加芯片密度能够在晶圆表面放置更多的元件,这实际上就减少了表面连线的可用空间,这个问题就可以使用多层金属来解决,单层金属就相当于平房,多层金属就相当于楼房。

封装

晶圆中测

这步测试是晶圆生产过程的报告卡。在测试过程中,检测每一个芯片的电性能和电路功能
测试是为了以下三个目标

  1. 在晶圆送到封装工厂之前,鉴别出合格的芯片。
  2. 对器件/电路的电性参数进行特性评估。工程师们需要监测参数的分布状态来保持工艺的质量水平。
  3. 芯片的合格品与不良品的核算会给晶圆生产人员提供全面的业绩反馈。合格芯片与不良品在晶圆上的位置在计算机上以晶圆图的形式记录下来。

晶圆封装

在封装过程中,晶圆被分成许多小芯片,合格的芯片被封装在一个保护壳内。也有一些种类的芯片无须封装而直接合成到电子系统中。

终测

### 半导体 BEOL 后端工艺流程技术 BEOL(Back End of Line)是指芯片制造中的后道工序,主要涉及金属互连层的形成以及后续封装前的处理。这一阶段的目标是在已经完成晶体管其他器件形成的晶圆上构建复杂的金属布线网络,从而实现不同元件之间的电气连接。 #### 1. 基础概念 BEOL 工艺通常发生在 FEOL(Front End of Line,前道工艺)之后,在此阶段,逻辑门、存储单元等基本电路组件已经被定义完毕。随后进入 BEOL 阶段的主要目的是通过多层金属化技术建立这些组件间的互联结构[^3]。 #### 2. 主要工艺步骤 以下是 BEOL 的几个核心环节: - **介电层沉积** 在每层金属之间需要沉积一层绝缘材料作为介质层,以防止短路现象发生。常用的低 k 材料可以有效降低寄生电容效应,提高信号传输速度减少功耗。 - **化学机械平坦化 (CMP)** CMP 是一种用于去除多余铜或其他金属残留物的技术手段,确保表面高度平整以便于下一次光刻操作顺利实施。它对于维持精确尺寸控制至关重要[^1]。 - **双镶嵌制程 (Dual Damascene Process)** 这种方法被广泛应用于现代 CMOS 制造当中,用来创建细密而可靠的互连线。具体来说,先利用深紫外光刻技术刻画出沟槽图案;接着填充钨或者更先进的铜材质来构成实际线路。 - **阻挡层与种子层设置** 当采用铜作为导体时,由于其容易扩散至周围硅基底造成损害,因此必须预先铺设钛氮化物之类的阻挡薄膜阻止这种迁移行为的发生。与此同时还会施加薄薄的一层辅助生长膜即所谓的“种子层”,促进后续电镀过程均匀覆盖整个区域。 - **通孔制作(Via Formation)** 不同层次间相互联系依靠垂直方向上的小型开口——也就是所谓“via”来达成。它们允许电流能够跨越多个平面传递数据信息给目标位置节点。 #### 3. 关键挑战 随着摩尔定律持续推进,特征尺度不断缩小,这给 BEOL 提出了诸多严峻考验: - 如何应对日益增长的电阻率问题? - 怎样克服因间距压缩带来的串扰干扰难题? - 使用何种新型材料体系替代传统铝/钨方案? 这些问题都需要持续创新研究加以解决。 ```python def beol_process(): """ A simplified representation of the key steps involved in Back End Of Line processing. This function outlines major stages but does not include detailed implementation specifics due to complexity and variability across different technologies/foundries. Returns: list: List containing main phases within a typical BEOL flow. """ process_steps = [ 'Dielectric Layer Deposition', 'Chemical Mechanical Polishing (CMP)', 'Dual Damascene Processing', 'Barrier & Seed Layers Application', 'Via Formation' ] return process_steps print(beol_process()) ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值