1.1 FPGA项目问题 之 RAM的collision

最近项目碰到个问题，维特比译码仿真的时候，出现了如下情况：

blk_mem_gen_v7_3 collision detected at time: 216430000, A write address: 1, B read address: 5

楼主环境，ISE14.7+自带isim，vivado2016.4

意思是，这个核发生了冲突，冲突原因是，读写的时机冲突。这个代码有一定地可靠性，因为实际项目都跑过。经过查阅书籍，发现一丝端倪。

一：Block Mem介绍

主要介绍RAM，因为ROM就是读没啥问题。模式方面，主要有如下几个模式