基于FPGA低通滤波器FIR的设计(2)

最新推荐文章于 2024-05-29 13:57:38 发布

LEEE@FPGA

最新推荐文章于 2024-05-29 13:57:38 发布

阅读量2.6k

点赞数 2

分类专栏： FPGA数字信号处理文章标签： FPGA数字信号处理 fir

本文链接：https://blog.csdn.net/baidu_34971492/article/details/89924563

版权

FPGA数字信号处理专栏收录该内容

54 篇文章 340 订阅 ¥39.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了基于FPGA的FIR低通滤波器设计，包括滤波器参数、设计目标、MATLAB验证、FPGA信号发生器的创建以及FPGA中的FIR滤波器实现。通过仿真和分析，验证了1kHz信号在滤波器作用下保持不变，而5kHz信号得到显著衰减，实现了设计要求。

摘要由CSDN通过智能技术生成

基于FPGA低通滤波器FIR的设计

1 滤波器的特征参数介绍

在这里插入图片描述

图1 低通滤波器特征参数如图1所示，低通滤波器的通带截止频率为ωp ,通带容限为α1，阻带截止频率为ωs,阻带容限为α2。通带定义为|ω|≤ωp ,过渡带定义为ωp<|ω|<ωs，阻带定义为ωs≤|ω|<π。

2 设计目标

要求：使用fir滤波器设计一个滤波器系数为15阶的低通滤波器，通带截止频率为1KHZ，采样频率为44.1khz。

3 matlab的设计验证

close all
clear all
clc
 
%设计一个低通滤波器 采样频率为44.1khz, 截止频率为1khz
 
FS = 44100; %HZ
fc = 1000;
N  = 15;
Q  = 16;
 
%以采样频率的一半，对频率进行归一化处理
wn_lpf=fc*2/FS;
%采用fir1函数设计FIR滤波器
b_lpf=f

了解本专栏