VHDL和verilog的不可综合语句有什么用？

最新推荐文章于 2022-12-08 01:05:06 发布
最新推荐文章于 2022-12-08 01:05:06 发布
阅读量1.6k 收藏 2
点赞数 1
分类专栏： Lattice专栏 FPGA 文章标签： verilog vhdl 不可综合语句用途
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baowxz/article/details/82732782
版权

VHDL有很多不可综合语句，以前总是想不通，既然不能综合，要他们 干啥？

比如说wait，wait on....等等，

后面终于想通了，你可以用来写testbench啊，哈哈哈哈，

用来写激励文件用，并不是用来用逻辑功能的，哈哈哈，

这些教科书真是的，没有一本书提过这些的用途，真是的￣へ￣。

baowxz
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Verilog中不可综合汇总（更新中...欢迎评论）
qq_44816673的博客
12-02 1738
一、建立可综合模型Tips （1）不使用initial。 （2）不使用#10。 （3）不使用循环次数不确定的循环语句，如forever、while等。 （4）不使用用户自定义原语（UDP元件）。 UDP详见我的文章： https://blog.csdn.net/qq_44816673/article/details/121672075 （5）尽量使用同步方式设计电路。 DC综合电路一般是同步电路，综合异步电路需要增加额外条件：http://blog.sina.com.cn/s/blog_6c090c5d01
【Verilog 语法】~ 关键字、运算符、数据类型、缩位运算、三态门设计、可综合、VHDL 的结构、VHDL:WAIT 语句格式、原语、编译预处理
qq_40549426的博客
06-04 1952
clock = ~clock; // ~是一个单目取反运算符, clock 是操作数。 c = a | b; // 是一个二目按位或运算符, a 和 b 是操作数。 r = s ? t : u; // ?: 是一个三目条件运算符, s,t,u 是操作数。Verilog 中共有 19 种数据类型。 .........
可综合&不可综合
shengzhuzhu的专栏
06-09 9760
Verilog HDL和VHDL相比有很多优点，有C语言基础的话很容易上手。搜集了一些网上大神的经验总结和书上的例子，所以对于和我一样的初学者，这篇博客应该还是很有提高作用的，至于具体语法，任何一本书都讲的很详细。 0. HDL历史 HDL 是 Hardware Description Language 的缩写，中文名“硬件描述语言”，并不是“硬件设计语言（Hardwa
可综合不可综合
yigelunhui的专栏
09-17 640
学FPGA给我最大的体会就是它的编程语言是并行执行的，不像C语言那样一行一行的执行。verilog里面有个always语句，所有的always语句块全部并发执行，而always语句块内部是逐行执行的（前提是只是用阻塞赋值）。 verilog中没有中断的概念，而逐行执行指令的C语言却离不开中断。 学习verilog必须要掌握最基本的概念，像上面的阻塞赋值等等，新手都要经历这一关的，呵呵。 还有，ve
不可综合语句
Shu_0223的博客
03-20 1514
不可综合的verilog语句分析 </h2> 前半部分转自http://www.cnblogs.com/Mrseven/articles/2247657.html，后半部分为自己测试结果。 基础知识：verilog 不可综合语句 （1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aup...
verilog 中的可综合与不可综合
耐心的小黑的博客
10-17 1万+
参考链接： https://blog.csdn.net/qq_26652069/article/details/92790862 https://blog.csdn.net/woshiyuzhoushizhe/article/details/83614856 一、什么是综合? Verilog HDL或VHDL都只是一种硬件的描述语言，并且允许在不同的抽象层次上对电路进行建模。VerilogHDL侧重于电路级，可以在门级和寄存器传输级（RTL）描述硬件，也可以在算法级对硬件加以描述。而VHDL侧重于系统级。
在verilog中调用VHDL模块
08-03
在电子设计自动化（EDA）领域，常常需要在不同的硬件描述语言之间进行互操作，例如Verilog和VHDL。这两种语言都是广泛使用的标准，各有其优势，因此在实际项目中混合使用是常见的做法。本篇文章将详细介绍如何在...
VHDL.rar_VHDL/FPGA/Verilog_VHDL_
08-12
VHDL是与FPGA和Verilog并列提及的，这表明本资料可能涉及到这三个领域之间的对比或协同使用。FPGA是一种可编程逻辑器件，它允许用户通过配置内部的逻辑块和互连资源来实现定制的电路设计。Verilog是另一种硬件描述...
VHDL+Verilog良好的代码编写风格
08-21
【VHDL与Verilog良好代码编写风格】是软件开发中的关键环节，旨在提升代码的可读性、可维护性和可移植性。良好的编码规范能够帮助团队成员更好地理解和协作，减少错误，加速项目的进展。 首先，命名约定是基础。...
VHDL和VerilogHDL的区别.doc
09-30
`，Verilog不区分变量和信号，定义格式为`data_type 变量名 [位宽]`。 17. 数据类型： VHDL的数据类型包括布尔、位、位矢量、标准逻辑位等，较为复杂。Verilog的数据类型如`wire`、`tri`、`reg`、`integer`、`real...
verilog2.rar_VHDL/FPGA/Verilog_VHDL_
08-11
此外，还可能涉及仿真和验证方法，如SystemVerilog的断言、覆盖率分析等，这些都是现代设计流程中不可或缺的部分。 书中的实例代码和练习题将帮助读者巩固所学知识，并提升实际操作能力。通过阅读《Verilog HDL编程...
【VHDL】3 GENERIC语句 和 INTEGER类型
最新发布
m0_55251293的博客
12-08 2838
记录学习的过程，顺便期末复习一下。 仿真波形
谈VHDL/Verilog的可综合性以及对初学者的一些建议
linfyzh的专栏
04-06 1103
一、HDL不是硬件设计语言 过去笔者曾碰到过不少VHDL或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些网友提出这一类的问题。 对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件。HDL是Hardware Description Language的缩写，正式
generic语句使用（VHDL编程）
热门推荐
gflytu的专栏
12-05 3万+
GENERIC类属说明语句 类属 GENERIC 参量是一种端口界面常数 常以一种说明的形式放在实体或块结 构体前的说明部分 类属为所说明的环境提供了一种静态信息通道 类属与常数不同 常 数只能从设计实体的内部得到赋值 且不能再改变 而类属的值可以由设计实体外部提供 因此 设计者可以从外面通过类属参量的重新设定而容易地改变一个设计实体或一个元件 的内部电路结构和规模 类属说明的一般书写
verilog 不可综合语句 总结 汇总(Z)
gioc的专栏
11-16 2689
总结的不错，原文作者虽是新手但很细致，http://hi.baidu.com/publiclass/blog/item/f9bf6f64bd1003f8f73654de.html（1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand...
HDL为什么要有可综合和不可综合两种代码
shizhibuyi1234的博客
06-27 2121
Verilog HDL和VHDL相比有很多优点，有C语言基础的话很容易上手。搜集了一些网上大神的经验总结和书上的例子，所以对于和我一样的初学者，这篇博客应该还是很有提高作用的，至于具体语法，任何一本书都讲的很详细。 0. HDL历史 HDL 是 HardwareDescriptionLanguage 的缩写，中文名“硬件描述语言”，并不是“硬件设计语言（HardwareDescriptionLanguage）”。正是这个单词，决定了绝大多数部分电路设计必须遵循RTL的模式来编写代码，而...
verilog中的综合与不可综合
u013131866的专栏
12-29 4334
非原创，原文：http://www.eefocus.com/initial_wei/blog/12-10/287444_c623b.html 1）所有综合工具都支持的结构：always，assign，begin，end，case，wire，tri，aupply0，supply1，reg，integer，default，for，function，and，nand，or，nor，xor，xnor
可综合语句与不可综合语句
撼树蜉蝣自觉狂，书生技痒爱论量。
10-15 1417
\qquad我们知道Verilog HDL具有很强的电路描述和建模能力，能从多个层次对数字系统进行描述和建模，因此它是建立在硬件电路的基础上的。所以可综合就是指可以通过综合工具映射为实际的电路。 \qquad我个人主要使用Altera/Intel平台的FPGA，下面主要讲下Quartus工具支持的可综合语句： \qquad以Verilog 2001为例: 1.Data Types 数据类型 支持除real和realtime 以外的网和变量，可支持以下语句数据类型： reg integer time vect
VHDL&Verilog安全编码规范与最佳实践
在VHDL和Verilog的程序结构中，VHDL有库声明、实体、构造体、敏感列表、循环控制、例化、分支控制、结构设计、状态机、运算、时钟、复位及初始化、命名、综合约束和注释等类别。而Verilog的程序结构包括敏感列表、类...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值