Design of Analog CMOS Integrated Circuits Chap5(Razavi)
Current Mirrors and Biasing Techniques
Basic Current Mirrors
-
基本思想是两个管子Vgs相等则Id之比等于尺寸之比
-
With the aid of these observations, we can understand why a circuit such as that in Fig. 5.6 does not perform current copying. Here, Vb is not caused by IREF, and hence Iout does not track IREF
-
每一级的电流copy都会由于mismatch引入误差,积累起来不可接受,因此应该减少级联电流镜copy电路的级数
-
电流镜的L参数通常相同,为了减少side-diffusion of the source and drain areas带来的LD误差
L e f f = L d r a w n − 2 L D L_{eff}=L_{drawn}-2L_{D} Leff=Ldrawn−2LD
-
产生2IREF和IREF/2的示例
- 电流镜也能起到成比例放大电流的作用
Cascode Current Mirrors
-
由于沟道长度调制效应,上述电流镜复制的电流会有一定的误差。可以用Cascode结构保证两个管子Vds相同,在电流成比例的假设前提下,Cascode管的Vgs相同,使得电流镜两管的Vds相同,验证了电流成比例的假设。
-
Cascode管的L应为最小值,这样可以用最小的W实现。电流镜两管的L值应该稍大些,这样可以减少沟道长度调制效应、mismatch和flicker noise的影响
-
输出端消耗的电压裕度为Vgs+Vds,由于Vds2=Vds1=Vgs1,为了减小这一裕度消耗,要使输入管的Vds1=Vgs1-Vth1,可以通过在输入管漏极串联一个电阻来实现,缺点是由于PVT影响,难以实现这样精确的电阻。改进方法是将这个电阻换成一个晶体管,形成低压Cascode电流镜结构
- 偏置电压Vb=Vgs1+Vds0如何产生?
Active Current Mirrors
- 能处理signal的结构即称为active
-
大信号分析
- 上述五管放大器结构的输出电压取决于Id2与Id4的差。在适当选择尺寸和Iss的前提下,能通过push-pull操作(一个输入管关闭一个输入管0电流)实现rail to rail输出。因此通常用这种结构实现单端大摆幅转换。
- 在perfect symmetric的情况下,输入信号相等时电路中各对应节点的电压都相等。但是实际存在asymmetric问题,输入共模信号时两边电流不相等,由于输出电压取决于两边电流的差,导致输出电压变化很大,影响电路性能。因此一般不用这种结构放大小信号。
-
小信号分析
-
A v , D M = g m 1 ( r O 1 ∣ ∣ r O 4 ) 2 g m 4 r O 4 + 1 2 ( g m 4 r
-