Design of Analog CMOS Integrated Circuits Chap3(Razavi)
Single-Stage Amplifiers
这一章比较基础,讲的主要是单级放大器的几种组态(CG、CS、CD)和基本的电路分析技巧。
强弱反型区
1、耗尽型:栅极偏压加反了,比如P型衬底,该加正向栅压让电子聚集在介质层界面的,却加成了负栅压,使得势垒更高的一种状态。
2、弱反型:栅极偏压加对了,但VGS-Vth比较小(200mV),导电沟道还没有形成,但存在少量载流子的状态(P型衬底时,靠近介质层的衬底开始变为N型半导体),沟道两边存在电压差时,有微弱电流。电路设计时,只在超低电源电压和超低功耗时才会考虑。国内基本上很少用到。3、强反型:所加栅压足以形成厚的导电沟道的MOS状态,(比如P衬底靠近介质层的界面形成N+重掺杂型半导体)。
3、强反型区域,根据Vds的大小,又分为线性区和饱和区。载流子在横向电场作用下,速度会在某一临街值处发生饱和,这只是发生在饱和区的一种现象,一旦超过此临界值,即偏离平方率。
强弱反型区针对VGS,饱和线性区针对VDS
CS组态
-
没什么好说的,放大级最常用的组态。
-
放大器增益的关键公式是
A v = − g m R D A_{v}=-g_{m}R_{D} Av=−gmRD
一般要增大增益主要是增大输出阻抗 -
一般让管子工作在饱和区,因为工作在弱反型区时虽然跨导最大(widen W, g m = I D ξ V T g_{m}=\frac{I_{D}}{\xi V_{T}} gm=ξVTID),且电流效率高(扩散电流),但是速度较慢;而强反型区中饱和区比线性区跨导大。代价是多消耗电流和电压裕度。进入饱和区后跨导随 V o v V_{ov} Vov增大而增大。接着进入线性区后随过驱动电压增大而减小。
-
40nm工艺下本征增益(gmro)约为5~10
-
Resistive load
-
Diode-connected MOS load
Z o u t = 1 g m g m b Z_{out}=\frac{1}{g_{m}g_{mb}} Zout=gmgmb1
-
Current source load(负载管工作在饱和区)
增大增益----增大输出阻抗(RO1||RO2)----增大负载管L----电压裕度减小
-
Active load(Vin控制两个管子)
A v = − ( g m 1 + g m 2 ) ( R O 1 R O 2 ) A_{v}=-(g_{m1}+g_{m2})(R_{O1}R{O2}) Av=−(gm1+gm2)(RO1RO2)
-
Triode Load(负载管工作在线性区)
R o n 2 = 1 μ p C o x ( W / L ) 2 ( V D D − V b −