FPGA verilog语言编写乘法器

兵棒

已于 2023-09-18 10:47:06 修改

阅读量322

点赞数

分类专栏： FPGA 文章标签： fpga开发 fpga

于 2023-08-10 13:37:40 首次发布

本文链接：https://blog.csdn.net/bingbang0703/article/details/132207494

版权

FPGA 专栏收录该内容

16 篇文章 1 订阅

订阅专栏

我们都知道-1 + 1 =0，而0x0001表示1，那么-1用什么来表示才能使得-1 + 1 =0呢？答案很简单：0xffff。

现在就可以打开Windows的计算器，用16进制计算一下0xffff+0x0001，结果是0x10000。那么0x10000和0x0000等价麽，我们刚才说过用16比特来表达整数，最高位的1是第17位，这一位是溢出位，在运算寄存器中没有储存这一位，所以结果是低16位，也就是0x0000。现在我们知道负数的表达方式了。

举个例子：-100。首先我们需要知道100的16进制，用计算器转换一下，可以知道是0x0064，那么-100就是0x10000 - 0x0064，用计算器算一下得0xff9c。

还有一种简单的转换符号的方法，就是取反加一：把数x写成二进制格式，每位0变1，1变0，最后把结果加1就是-x了。

module Multiplier #(
        parameter       A_WIDTH                 = 16,
        parameter       B_WIDTH                 = 16
    )
    (
        input   signed  [A_WIDTH-1 : 0]         A,
        input   signed  [B_WIDTH-1 : 0]         B,
        output  signed  [A_WIDTH+B_WIDTH-1 : 0] P
    );

    reg                 [A_WIDTH+B_WIDTH-1 : 0] A_t_r;
    reg                 [A_WIDTH+B_WIDTH-1 : 0] P_t;
    reg                 [7:0]                   i;
    wire                [A_WIDTH-1 : 0]         A_t;
    wire                [B_WIDTH-1 : 0]         B_t;
    reg                [A_WIDTH+B_WIDTH-1 : 0]         D;
    assign A_t = A[A_WIDTH-1] ? (~A + 1'b1) : A;//判断A正负，0正1负，如果是负取其相反数
    assign B_t = B[B_WIDTH-1] ? (~B + 1'b1) : B;//判断B正负
    assign P = (A[A_WIDTH-1] ^ B[B_WIDTH-1]) ? (~P_t + 1'b1) : P_t;//判断输出数应该是什么符号
     
    always @ (*) begin
        P_t = 0;
        D={(B_WIDTH-1){1'b0}};//定义B_WIDTH-1个0
        A_t_r = {D, A_t};

        for (i=0; i<B_WIDTH; i=i+1) begin
            // P_t = P_t + ({(A_WIDTH+B_WIDTH){B_t[i]}} & (A_t_r << i));
            P_t = P_t + (B_t[i] ? (A_t_r << i) : {(A_WIDTH+B_WIDTH){1'b0}});
        end

    end

endmodule

也可以利用vivado自带的IP核形成调用乘法器