经典时序

以下大都是翻译经典时序一文

建立时间与保持时间

每一个触发器在有效的时钟沿的一段时间限制区域（restricted region）里面输入必须保持不变。如果输入改变，输出可能是不确定的。

建立时间是时钟到来之前的一段区间，数据必须保持稳定。保持时间是时钟到来之后的一段区间，数据必须保持稳定。
大部分现代的触发器的保持时间已经是零或几乎没有。这意味着数据可以轻微改变在时钟沿之前并且依旧可以被捕捉到。

同步和异步信号

同步信号是被约束的，所以它不可能在限制区域内改变。异步信号是可以随意改变的。

时钟到输出的传播延时

这个时间代表有效的时钟沿到Q的输出改变这段时间。它的另一个名字是t_CHQV(Clock going High to Q becoming Valid)。任何一个触发器都有t_CHQV > t_HOLD，这是移位寄存器首要的。

时钟到时钟逻辑的传播延时

最大和最小延时

1.最大逻辑传播延时

考虑到一个同步电路之间由带有逻辑电路的触发器组成
如图是一个触发器经过逻辑电路到达另一个触发器。Q1信号从左边的触发器出来需要花费t_CHQV的时间，经过门电路的时间是t_PD，在第二个时钟沿到来之前D2至少需要建立时间t_SETUP。在一个时钟周期以内，信号必须从一个触发器到达下一个触发器，因此t_CLOCK >= t_CHQV+t_PD+t_SETUP

去除Q1的t_CHQV，D2的建立t_SETUP，在时钟周期的剩余部分就是门电路用时t_PD，这个允许的最大时间就是最大的传播延时t_PD(MAX)。

2.最小逻辑传播延时

最小逻辑传播延时是最小门电路传播延时，临界情况是当t_CHQV <= t_HOLD 。

考虑两个相同边沿触发的触发器，最小的延时体现在触发器的保持时间必须长于t_CHQV。

时钟偏移下的最大最小延时

时钟偏移指的是不是同时到达所有的触发器，时钟和数据的传递方向必须是相同的。

1.带时钟偏移的最大逻辑传播延时

如果时钟并不是马上到达右边的触发器，而是有一段时钟的延时，那么上文说到的t_PD(MAX) 也会增加。

2.带时钟偏移的最小逻辑传播延时