FPGA开发之RAM IP的使用

           CORE Generator里有很多的IP核，适合用于各方面的设计。一般来说，它包括了：基本模块，通信与网络模块，数字信号处理模块，数字功能设计模块，存储器模块，微处理器，控制器与外设，标准与协议设计模块，语音处理模块，标准总线模块，视频与图像处理模块等。

           在Xilinx的IP核里有xilinx core generator 里面的memory interface generator 和block ram，使用这两个可以使用FPGA内部和外部的RAM。memory interface generator 是 ddr2/ddr3/qdr2 这些外部存储器的接口，block ram 是 fpga 芯片内部片上的存储器。接下来介绍一下block ram。

           block ram有三种：单口RAm、简化双口RAM和真双口RAM。

           单口：

             

           简化双口，A写入，B读出：

              真双口，A和B都可以读写：

         

                

                使用IP核，确定数据位宽和深度：（超出地址范围将返回无效数据，在对超出地址范围的数据进行操作的时候，不能够set或者reset）。这里我选择的是16位的位宽，128的深度。