PLL、DLL和DCM的解释及应用

三者的共同功能：1.消除时钟延迟；2.频率合成（倍频和分频）；3.时钟校正（可编程占空比和相移）

一、PLL

PLL ,相位锁定环，是一种反馈系统，由鉴相器、电荷bang、环路滤波器和压控振荡器以及反馈分频器组成，基本结构如下图：

 

可看作标准的负反馈系统。

电压振荡器Vco和鉴相器相互连接，使得振荡器相对于参考信号维持恒定的相位角度。当使用pll生成高于输入的频率，Vco会以角频率w0振荡，该信号的一部分会通过分频器以1/N的比率回馈到误差检波器。当两路信号输入的相位和频率相等时，误差为常数，环路处于锁定。

二、DLL

DLL,数字锁相环。在输入时钟和反馈时钟间插入延迟，使输入时钟和反馈时钟的上升沿一致来实现的。DLL用可变延迟线代替压控振荡器。延时线产生输入时钟的延迟输出，控制逻辑电路对输入时钟和反馈时钟进行抽样比较，调整延迟线。

三、DCM

Xilinx高端芯片DLL的增强模块，称为DCM。DCM底层常采用DLL,其次为数字频率合成器DFS，数字移相器DPS和数字频谱扩展器DSS。

四、区别

1.比起DLL和DCM，PL