DCM、PLL以及DLL等概念及详情

 FPGA的学习中，经常会看到DCM、DLL、以及PLL等词语。以前没有真正使用，总是模棱两可，马马虎虎知道是时钟相关资源就再也没深究。但终究不是办法，因为虽然解决问题的时候确实很痛苦，但是痛苦之余盲区总会一天少过一天。相反，对问题避之不及，到要用的一天又会“书到用时方恨少”，懊恼又悔恨。因此，我查阅文献，对这些名词进行了一次梳理与了解，就当扫盲也好：

目录

 

一、功能

二、PLL介绍

1、模块功能：

2、工作原理（负反馈）：

3、示意图：

4、PLL特点：

二、DLL

1、DLL概念

2、示意图

3、DLL特点：

4、DLL与PLL的比较

三、DCM

模块组成：

四、区别

五、参考文献

---

一、功能

1、消除时钟延迟

2、频率合成（倍频和分频）

3、时钟校正（可编程占空比和相移）

二、PLL介绍

PLL （Phase Locked Loop,相位锁定环）是一种负反馈系统，基准频率振荡器、相位频率比较器、环路滤波器和压控振荡器以及反馈分频器组成。

1、模块功能：

基准频率振荡器：输入晶体振荡器，作为基准信号（高频率振荡器由基准信号得到，因此其频率稳定度可以与晶体振荡器相媲美）；

相位频率比较器：对基准频率信号与压控振荡器输出进行比较，用于反馈；

环路滤波器：将相位频率比较器的脉冲输出转换为直流电压，作为压控震荡器的控制信号；

压控振荡器：PLL的输出产生器件，受反馈电压控制；

反馈分频器：压控振荡器的输出，经反馈分频器输入到相位频率比较器；

2、工作原理（负反馈）：

压控振荡器产生输出，经反馈分频器反馈到相位频率比较器与基准频率比较，差异值PD经回路滤波器转换为直流电压VR，作为控制电压控制震荡器的频率改变，通过负反馈逐步实现振荡器频率的稳定。

3、示意图：

示意图1：