PLL与DLL

目录

一、PLL锁相环的定义

二、PLL锁相环的组成

三、PLL模型

四、DLL

---

一、PLL锁相环的定义

锁相环 (PLL) 是闭环负反馈控制系统。可以将两个周期性信号的相位保持在确定的相位关系中。因此，锁相环用途非常广泛。在芯片内部PLL一般用于时钟的分频、倍频。

二、PLL锁相环的组成

1.锁相环（PLL）由相位比较器、压控振荡器和环路滤波器组成。

2.相位比较器又名鉴相器PD：对于输入输出都是正弦波的信号，通常使用模拟乘法器鉴相器，作用是将输入信号相位与压控振荡器作比较，输出误差e(t)。

3.环路滤波器（LF）：低通滤波器，对PD送入的e(t)进行滤波。

4.压控振荡器（VCO）：PLL被控对象，电压频率变换装置，经过LF滤波完成的e(t)作为新的控制电压输入VCO。

5.整体过程为通过不断减小VCO输出电压与控制电压差值从而对输出进行调节。

三、PLL模型

上图为PLL负反馈调节简易模型。

四、DLL

1.定义延迟锁相环，根据PLL改进得来。

2.实现方法：时钟频率测量法，CFM， 通过测量外部时钟的频率周期，以此周期为延迟值控制内部时钟，使内外时钟相差一个时钟周期，从而实现内外时钟的同步。

时钟比较法，CC， 通过比较内外部时钟的长短，如果内部时钟周期短了，就将所少的延迟加到下一个内部时钟周期里，然后再与外部时钟做比较，若是内部时钟周期长了，就将多出的延迟从下一个内部时钟中刨除，如此往复，最终使内外时钟同步。

3.于PLL的不同及优缺点：不同，去掉了PLL电路中振荡器的部分，PLL可以做时钟分倍频，DLL只可做时钟同步。优点，没有抖动累加，锁定时间更小。