vivado 将UCF约束迁移到XDC

将UCF约束迁移到XDC
概述
AMD Vivado™集成设计环境（IDE）不支持用户约束
ISE™设计套件中使用的文件（UCF）约束。
重要！必须将具有UCF约束的设计迁移到Xilinx设计约束（XDC）
总体安排
•有关XDC约束的信息，请参阅Vivado Design Suite用户指南：使用约束
（UG903）。
•有关UCF约束的信息，请参阅约束指南（UG625）。
•有关时间安排的信息，请参阅Vivado Design Suite用户指南：设计分析和收尾
技术（UG906）。
与UCF一样，XDC包括：
•时序约束，XDC时序约束基于Synopsys设计
约束（SDC）
•物理约束
重要！PlanAhead工具中“将UCF转换为XDC”中描述的迁移方法很好
用于迁移物理约束，例如I/O；时间约束通常可以更好地从头开始重新创建。
XDC和UCF约束之间的差异
XDC和UCF约束之间的根本区别在于：
•XDC是一种顺序语言，具有明确的优先级规则。
•UCF约束通常应用于网络：XDC约束通常应用到引脚，
端口和单元对象。
•UCF PERIOD约束和XDC create_clock命令并不总是等效的
可能导致不同的计时结果。

•默认情况下，UCF不在异步时钟组之间计时，而在XDC中，所有时钟
被认为是相关的和定时的，除非另有约束（set_clock_groups）。
•在XDC中，同一对象上可以存在多个时钟。
UCF到XDC的映射
有关信息，请参阅以下指南：
•Vivado Design Suite用户指南：使用约束（UG903）
•Vivado Design Suite Tcl命令参考指南（UG835）
•Vivado Design Suite属性参考指南（UG912）
下表显示了UCF约束与XDC命令之间的主要映射。

约束序列
无论您在设计中使用一个或多个XDC文件，AMD都建议您组织
您的约束按以下顺序排列：

## Timing Assertions Section

# Primary clocks

# Virtual clocks

# Generated clocks

# Clock Groups

# Input and output delay constraints

## Timing Exceptions Section (sorted by precedence)

# False Paths

# Max Delay / Min Delay

# Multicycle Paths

# Case Analysis

# Disable Timing

## Physical Constraints Section

# located anywhere in the file, preferably before or after the timing

constraints

# or stored in a separate XDC file