POST_CRC_FREQ

后CRC频率属性（Post_CRC_FREQ）控制
对当前设计执行配置CRC校验。仅支持此功能
7系列FPGA。有关更多信息，请参阅《7系列FPGA配置用户指南》
（UG470）[参考文献1]。
提示：或者，Xilinx建议对所有人使用Xilinx软错误缓解（SEM）IP
建筑。该IP自动化了单事件翻转（SEU）检测和
修正。有关更多信息，请参阅软错误缓解控制器LogiCORE IP产品
指南（PG036）[参考28]。
此属性仅在POST_CRC设置为ENABLE时适用。启用POST_CRC
属性控制比特流中预先计算的CRC值的周期性比较
其中内部CRC值通过配置存储器单元的回读计算。

POST_CRC_FREQ定义了回读功能的频率（MHz），默认值为
值为1MHz。
架构支持
7系列FPGA。
适用对象
•设计（当前设计）
°当前实施的设计。
价值观
•将频率（单位为MHz）指定为具有以下可接受值之一的整数：
°1、2、3、6、13、25和50
°默认值=1 MHz

XDC Syntax

set_property POST_CRC_FREQ <VALUE> [current_design]

Where:

• <VALUE> is one of the accepted values for the POST_CRC_FREQ property.

XDC Syntax Example

set_property POST_CRC_FREQ 50 [current_design]