基于FPGA的DES加解密系统开发(5000字详细介绍欢迎订阅)

160 篇文章 566 订阅 ¥79.90 ¥99.00
本文详细介绍了基于FPGA的DES加解密系统开发,包括DES算法的原理和步骤,如初始置换、扩展置换、S盒替换、P盒置换等。通过Verilog实现的FPGA程序示例展示了如何在硬件上实现DES加密和解密功能。仿真结果显示,DES算法正确实现了加解密,验证了系统的有效性。
摘要由CSDN通过智能技术生成

1.问题描述:

       DES是个块加密法,按64位块长加密数据,即把64位明文作为DES的输入,产生64位密文输出。加密与解密使用相同的算法和密钥,只是稍作改变。密钥长度为56位。基本原理图如1。

图1  DES基本原理框图

前面曾经介绍过,DES使用56位密钥。实际上,最初的密钥位64位,但在DES过程开始之前放弃密钥的每个第八位,从而得到56位密钥,即放弃第8,16,24,32,40,48,56和64位,如表3-1所示,阴影部分表示放弃的位。

这样,64位密钥丢弃每个第8位即得到56位密钥,如图2所示。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值